tceic.com
学霸学习网 这下你爽了
当前位置:首页 >> >>

基于DSP的手持式数字示波表的设计和实现_图文

电子科技大学 硕士学位论文 基于DSP的手持式数字示波表的设计和实现 姓名:杨新川 申请学位级别:硕士 专业:通信与信息系统 指导教师:林水生
20030613

摘要
手持式数字示波表是示波器技术的一个新的发展方向。通过使用太规模集成 电路和液晶显示器,它把数字存储示波器、数字频率计、数字万用表组合在一个 手持式仪表体内。本文对数字示波表系统的设计和实现进行了详细论述,提出了 一种新的设计思路,并充分体现了示波表体积小、功能强的设计要求。
本文中设计的数字示波表系统采用非常简洁的设计结构DsP+FPGA+RAM, 使用LCD显示器,并为用户提供友好的菜单界面。MOTOROLA公司的嵌入式 处理器DSP56805作为系统的核心,它调控整个系统的正常运行,同时完成对数 据的处理。XILINX公司的FPGA(现场可编程门阵列)作为系统的外围控制器, 实现系统妁其娃很多功能模块,包括’LCD(液晶显示)控制器、测频和测周模 块、FIFO(先进现出存储器)、采样时钟控制器,等等。
本文的重点放在DSP软件的底层驱动控制部分,包括DSP对片内资源的配 置和使用,DSP对系统中其他功能模块的控制,DSP对数据的处理,以及DSP 为系统上层软件一一用户界面提供的程序接口。在详细论述了数字示波表的设计 和实现之后,本文较细致地介绍了系统的调试过程以及测试结果。
关键词:数字存储示波器,先进先出存储器,液晶显示,数字信号处理器, 现场可编程门阵列

Abst ract
As a new曲velopment in也e field of electronic oscilloscopes a
hand-held digital oscilloscope is a la-uly integrated test tool,with digital
storage oscilloscope(Dso),multimeter and digital ondometer in one
easy—to—LIse instrument.111e design and implementation of a kind of hand.held digital oscilloscope system was discussed in detailed in the
dissertation,which featured small size and powerful functions.
The system discussed in the dissertation has the compact
architecture built with DSP(digital signal processor).FPGA(field programmable gate array),and RAM.By using LCD(1iquid crystal display)it provides the friendly menu interface for user’S convenient operation.The embedded processor DSP56805 of Motorola Inc.controls
the whole system,and at the same time it functions data processing.The FPGA of Xilinx Inc.works as a important part,with which many
functional modules,including a controller of LCD display,a FIFO(first in first out)memow,a controller of sampling clock,and SO on,were
implemented.
The dissertation emphasized on the driver part of the software of the
system、Following the discussion of the design and implementation of the
software,the debug methods and test results of the whole system were provided,with which some basic functions of the system were verified.
Key words:DSO(digital storage oscilloscope),FIFO(first in first out),DSP(digital signal processor), FPGA(field programmable gate array),LCD(1iquid crysml display)

独创性声明
本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地 方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。

牵蚴 签名:

日期:孙;年‘月,妇

关于论文使用授权的说明

本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁 盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。
(保密的学位论文在解密后应遵守此规定)

签名:

导师签名:础:暨

日期:伽三年‘月,占日

电子科投太学硕士学位论文
第一章引言
1.1电子测量和示波器
从广义来说,凡是利用电子技术来进行的测量都可以说是电子测量。随着 电子科学技术的发展,由于电子测量的一系列优点,许多物理量都设法通过一 定的传感器变换成电信号,然后利用一整套比较成熟的电子学方法来进行测量。 在某种意义上讲,电子技术的发展,是建立在检测手段的提高的基础上的【l】。
随着大规模集成电路技术、信号分析与处理技术、计算机技术、软件技术 和网络技术的迅速发展及其在电子测量技术与仪器上的应用,新的测试理论、 方法、领域以及新的仪器结构不断出现,在许多方面已经冲破传统仪器的概念, 电子测量仪器的功能积作用发生了质的变化。由于科学技术的迅速发展对测试 技术与设备提出了越来越高的要求,如测试速度、效率、精度、可靠性、牢固 性,测试数据的可交换性、灵活性,测试系统的智能化、小型化等等,而新的 测试技术的发展则为电子测量提供了越来越强有力的技术手段和越来越宽广的 应用前景。
现代电子测量仪器发展的最重要的特点是微处理器或微型计算机的广泛应 用。它们以微型计算机的软件和硬件为核心,对传统仪器进行重新设计,仪器 测量部分和微型计算机部分相互融合,实现智能化控制,向多功能发展。示波 器就是该领域中最常见、应用最广泛的几种测量仪器之一。
电子示波器简称“示波器”,它可以将人们无法直接看到的电信号的变化 过程转换成肉眼可直接观察的波形,显示在示波器的显示屏上,供人们观察分 析。利用示波器除了能对电信号进行定性的观察外,还可以用它来进行一些定 量的测量。例如:可以舟它进行电压、电流、频率、周期、相位差、调幅度、 脉冲宽度、上升及下降时间等的测量;若配上传感器,还可以对温度、压力、 声、光、热、振动、密度及磁效应等非电量进行测量。因此,示波器又是一种 用途极广的电子测量仪器,被广泛地应用于机械工业、农业、医学、物理、通 信、国防科学及宇航等各种科学技术领域【21。
随着数字电子技术的应用和发展,目前,己有将示波器简单的划分为模拟 示波器和数字示波器两大类的趋势。随着半导体制造工艺以及各种大规模和专 用的集成电路的影响,示波器在内部电路结构上由晶体管发展到数字电路,功

电子科技大学硕士学位论文
能上已从时域分析发展到数据域分析和频域分析。根据其用途及特点,示波器 已经发展出了很多的种类和型号,一般,大致分为下面几类:
1)通用示波器 它是利用单束示波管的示波器,运用了基本的显示原理,可对电信号进行 定性、定量的测量。 2)多束示波器 它是采用多束示波管的示波器。屏幕上的每个波形均由独立的电子束产生, 能同时观察和比较多个波形。 3)取样示波器 通常采用取样技术把高频信号转换为低频信号,再运用通用示波器的基本 原理观测信号。一般用于观测频率高、速度快的脉冲信号。 4)记忆、存储示波器 是具有存储信息功能的示波器。虽然两种示波器存储元件不同,但它们都 能对单次瞬变过程、非周期现象、低重复频率的信号进行观测。 5)特种示波器 指满足特殊用途或有特殊装置的示波器,如电视示波器、矢量示波器等。
1.2数字存储示波器
1.2.1数字存储示波器的基本原理
传统的模拟示波器把需观测的两个电信号加至示波管的x、Y通道以控制 电子束的偏移,从而获得荧光屏上关于这两个电信号关系的显示波形。显然, 这种模拟示波器体积大、重量重、成本高、价格贵,并且不太适合用于对非周 期的、单次信号的测量。
数字存储示波器(DSO)基于取样原理,利用A/D转换技术和数字存储技术, 能迅速捕捉瞬变信号并长期保存f2l。它首先对模拟信号进行高速采样获得相应 的数字数据并存储,存储器中贮存的数据用来在示波器的屏幕上重建信号波形; 它然后利用数字信号处理技术对采样得到的数字信号进行相关处理与运算,从 而获得所需的各种信号参数(包括可能需要使用万用表测试的一些元器件电气 参数):最后,它根据得到的信号参数绘制信号波形,并可对被测信号进行实 时的、瞬态的分析,以方便用户了解信号质量,快速准确地进彳亍故障的诊断。

电子科技大学硕士学位论文
数字存储示波器有实时取样和非实时取样两种。这里介绍属于实时取样的 数字存储示波器,以下是它的组成原理图:
图l一1 数字存储示波器原理图
图】一1是数字存储示波器的主要组成,包括取样通道、X通道、Y通道、 CRT、微型计算机、GPlB等部分。在微型计算机的控靠4下完成取样、存储、读 出、显示和程控等任务。
控制部分由CPU、ROM、RAM等组成。CPU控制所有的I/o口、RAM的 读,写操作,以及地址总线和数据总线的使用。在ROM内固化(写入)有仪器 的监控程序。GPIB是通用接口总线,通过它可以程控数字存储示波器的工作 状态,实现内部存储器与外部设备交换数据的功能。图中触发电路、控制电路 等部分决定了模拟信号的取样、存储和读出。
输入信号u.经取样和A/D转换后写入RAM中,在显示时,从存储器(RAM) 中读出数据,经D/A转换器恢复成模拟信号(阶梯波),并送到CRT的垂直 偏转板;同时对存储器进行地址扫描,经D/A变换成上升的扫描电压,以便供 显示波形时使用,这个波形是由连续光点合成豹。其中,x通道在写入阶段用 于控制取样脉冲的形成。它也可以只用于在显示阶段提供x通道扫描电压,由 微计算机直接提供取样的控制信号。为了同步并显示稳定的信号,每次时基扫 描都是由一个触发事件启动的。 1.2.2数字存储示波器的主要技术指标
以下介绍数字存储示波器的主要技术指标。

电子科技大学硬士学位论文

1)取样速率和写入速度

取样速率用每秒完成的完整的A/D转换次数来衡量,它表示每砂对被测信

号的取样次数。写入速度是完成一次A/D转换所需要的时问,即对信号取样,

并将取样值必数字量的形式写入存储器共需要的时间,它决定了存储波形的水

平分辨率。数字存储示波器在测量时刻的实时取样速率可根据被测信号所设定

的扫描时间(t/div)来推算。

r:旦



f/dlv

(卜I)

式中:N~~每格使用的取样点数;
f~一实时采样速率; t/div-一.扫描时间因数,即扫描一格所占用的时间。 2)存储信号带宽 存储带宽与最高取样速率密切相关。根据取样定理,如果取样速率大于或 等于信号频率的2倍,便可重现原信号波形。实际上,为保证显示波形的分辨 率,往往要求增加更多的取样点,一般取4~lO倍或更多。 3)分辨率 分辨率是反跌存储信号波形细节的综合特性,它包括垂直分辨率(电压分 辨率)和水平分辨率(时间分辨率)。垂直分辨率与AⅢ转换器的分辨率相对 应,常以屏幕每格的分级数(级/div)、或百分数来表示。垂直分辫率越高, 则示波器上的波形中可以看到的信号细节越小。水平分辨率由存储器的容量来 决定,常以屏幕每格包含多少个取样点或百分数表示。 4)通道数 波形测量得输入通道数。 5)存储容量 存储容量又称记录长度,它由采集存储器(主存储器)的最大可以贮存的 采样点数来表示。
6)预触发能力
即由一个信号来触发示波器,而示波器显示触动发时刻之前的信号的能力。 通过调节触发延迟可以控制触发位置在羼幕上或者在采集记录中的移动,从丽



电子科技大学硕士学位论文
可以方便的显示触发点以前不同时刻的波形,克服了普通示波器只能观测触发 点以后的波形的缺点,特别有利于分析故障产生的原因。还有其他的一些指标, 这里就不赘述了。 1.2.3数字存储示波器主要特点
现在市场上性能较好的示波器应属数字存储示波器DSO(D适itaj Storage Oscilloscope)。数字存储示波器克服了传统模拟示波器无法完成对单次信号和低 重复频率信号进行测试的缺点,同时,它还具有如下的特点:
1)可以显示大量的预触发信息 2)可以长期贮存波形
3)波形信息可用数学进行处理 如平均、迭加、信号的相关处理、频谱分析、FFT分析等。
4)可以进行全自动的参数测量 在使用模拟示波器的时候,用户只能进行手动测量,例如对屏幕上显示的 波形曲线进行解释分析、在屏幕上计算格数以求出波形幅度和时间间隔。而使 用DSO时,只要示波器已经采集了信号波形,就获得了所有的波形信息数据, 根据这些数据就能自动计算出要测量的参数,得到更mⅡ准确,可靠的结果,整 个过程极为迅速,简便。 5)可以采用多种触发方式
DSO的存贮功能使它成为捕捉十分罕见、甚至于只发生一次的信号,侧如 单次事件的极为有用的工具。为捕捉这些信号就要求示波器具有各种各样的触 发方式去探测这些特殊的条件,以便启动波形采集。这实现这一目的,只有边 缘触发方式往往是不够的,为此又开发了若干附加的触发能力,如状态触发、 毛刺触发、时间限定触发等等。 1.3数字存储示波器的新发展
随着微电子集成技术、微计算机技术、数字技术的飞速发展,现代数字化 存储示波器的研究与开发也有了更快的发展,是近年发展最快的仪器。各大公 司(如}口、TEK等)相继投入巨资研究、开发该类仪器,以图率先占领此技 术领域。

电子科技大学硕士学位论文
90年代以来,基于实时取样/量化技术的高速存储示波器的研制与生产得 到了飞速的发展。这类仪器既适用于单次信号,又能用于重复信号的检测,所 以,其测试功能更加强大。各大公司不断推出采样率更高、带宽更宽的产品。 例如:TEK公司的TDS680B/684B数字示波器,数字化率达5GSMS,带宽1GHz, 量化分辨率8 bit,lip公司的FIPS4722A数字示波器数字化速率高达8GS“S, 带宽2GHz,量化分辨率8 bit。
同时,便携式测试仪器也取得了飞速发展。其中,万用示波表获得了示波 器技术的一个突破。通过大规模集成电路技术和使用液晶显示器,FLUKE公司 的FLUCKE 190万用示波表把一个全功能的2通道50MHz数字存储示波器和 一个数字万用表组合在一个重量只有t.Skg的手持式体内。它是适合真正需要 便携式示波器的维修工程师使用的仪器。
近十年来,国内数字存储示波器技术研究及发展也取得了相当的成果。但 在实时数字化采集速率离国外的水平还有相当大的距离。找们要单纯去和国外 这些大公司竞争这种技术指标是不现实的,只有立足于国内现有的条件和设备 在测量仪器领域作一些努力,逐步缩小这种差距。
1.4本课题来源和所要解决的问题

目前国内还大量使用模拟示波器,特别是学校一般仍在大量使用20M左右 的模拟示波器。而数字存储示波器的研究开发在国内崩属于起步阶段,数字存 储示波器的市场几乎全部由国外占领。作为数字存储示波器家族的一员,便携 式数字示波表具有~般数字存储示波器的功能,但是,在性能指标方西的要求 较常规示波器为低,系统设计偏重于系统的多功能、小体积和低功耗。

本课题,即手持式数字示波表,来源于同企业合作的开发项目。目的是通

过对国外主要公司产品工作原理的研究,来发展具有自主知识产权的便携式数

字示波表。同时,为开发高性能数字存储示波器积累理论和实践经验,逐步缩

小与国外的差距。



本文设计的手持式数字示波表集数字存储示波器、数字万用表、数字频率 计三者功能于一体,采用液晶显示、功能齐全、体积小、重量轻、使用携带操 作部十分方便、是电子测量领域里~类新型、实用型仪器。它具有极高的技术 含量、很强的实用性和巨大的市场潜力,也代表了当代电子测量仪器的一种发 展趋势,即向功能多、体积小、重量轻、使用方便的掌上型仪器的方向发展。

本文设计的手持式数字示波表的技术指标如下:



电子科技大学碗士学位论文
1)模拟带宽10MHz;单次带宽5MI-lz。 2)最高取样率40MS]s。 3)记录长度2KB。 4)单通道。 5)水平扫描时基50ns/div~lOs/div,按l~2~5分级。 6)垂直扫描幅基5mV/diw5V/div,按l~2~5分级。 7)测量信号参数:周期、频率、平均、有效、峰峰值。 8)频率计:10MHz士5%。 9)LCD:320x240点阵92mmx72mm,有背景光。


电子科技太学硕士学位论文
第二章数字示波表基本原理
数字示波表具有数字存储示波器、数字万用表、数字频率计三者功能,采 用液晶显示,是个功能强大的便携式测试仪器。本章将对这三个功能部分的相 关原理进行讲述。
2.1数字存储示波器
数字存储示波器的系统工作原理在1.2节已有讲述,本节重点讲述它的取 样原理、时基设置、触发机制、波形插值处理、工作模式等。 2.1.1取样原理
当信号进入数字存储示波器阱后,在信号送去显示之前,示波器将按一定 的时间间隔对信号电压进行采样。然后用一个模/数变换器(ADC)对这些瞬时 值或采样值进行变换从而生成代表每一个采样电压的二进制字。这个过程称为 数字化。获得的二进审0数值贮存在存储器中。我们在示波器屏幕上看到的波形 总是由所采集到的数据重建的波形,而不是输入连接端上所加信号的立即的、 连接的波形显示。
对输入信号进行采样的速度称为采样速率。采样速率由采样时钟控制 根据香农采样定理,为了恢复原来的信号,在进行信号数字化的时候要求 采样时钟的频率至少应为信号本身所包含的最高频率的两倍。 根据经验通常认为每周期最小要有十个采样点才能给出足够的信号细节。 在有些情况下,对信号的细节要求低一些,这时每周期取五个样点可能就足以 给出有关信号的特性。比如,对于一个最大采样率为200MSa/s的示波器来说, 能够准确采集的最大信号频率即为20Mt-lz到40MI-Iz。在这种情况下,还可以 使用特殊的显示系统来提高显示波形的保真度。其方法是通过各个采样点画出 最佳拟合的曲线。这种方法称为波形数据的内插处理。 数字存储示波器的取样方式有:实时取样和等效取样。 1)实时采样 这时所有的采样点都是按照一个固定的次序来采集的。这个波形采样的次 序和采样点在示波器屏幕上出现的次序是相同的。只要一个触发事件就可以启 动全部的采集动作。实时采样如图2一l所示。采用实时采样的示波器测量重复

电子科技大学硕士学位论文
和测量单次信号具有相同的带宽,也称实时带宽(Real.Time BW)。为了提高 信号带宽,必须提高采样速率。
辖^甜蛩
1 2 3萱5嚣7 8 8’ja
荣辟时辫
图2—1实时采样
2)等效时间采样 如果要观察的信号常常是重复性的,即相同的信号波形按有规则的时间间隔 重复地出现,示波器可以从若干连续的信号周期中采集到的多组采样点来构成波 形,第一组新的采样点都是由一个新的触发事件来启动采集的。这种采样方式称 为等效时间采样,在这种模式下,一个触发事件到来以后,示波器就采集信号波 形的一部分,例如采集五个采样点并将它们存入存储器。另一个触发事件则用来 采集另外的五个采样点,并将其存贮在同~存储器的不同位置,如此进行下去经 过若干次触发事件以后,存储器内存贮的足够的采样点,就可以在屏幕上重建一 个完整的波形。等效时间采样使得示波器在高时基设置值之下给出很高的时间分 辨率,这样~来,就好象示波器具有了比实际采样速率要高得多的一个虚拟采样 速率或称等效时间采样速率。 等效时间采样的方法采用从重复性信号的不同的周期取得采样点来重建这 个重复性信号的波形,这样就提高了示波器的时间分辨率。可以采用两种不同的 技术来实现等效时间采样,即顺序采样和随机采样。由于本文设计的示波表采用 实时采样,这里对顺序采样和随机采样就不再讲述。 2.1.3时基设置 本节主要讨论时基设置、水平分辨率和采样速率三者的关系。

电子科技丈学颈士学位论文
数字示波表中的可变时基,亦称扫描时基或显示时基,它是波形显示区中 的时间分度,即每格所代表的时间是多少。本文所研制的数字示波表的时间分 度是以250为满刻度,共分十格,每格25个点距。可变数字时基按1,2,5 分级变化。
在数字存储示波器中,水平系统的作用是确保对输入信号采集足够数量的 采样值,并且每个采样值取自正确的时刻,和模拟示波器一样,水平偏转的速 度取决于时基的设置(s/div)。
本文中数字示波表的记录长度是2K。示波表采用LCD显示波形,在测量 时刻的信号实时采样速率可根据测试仪器所设定的水平扫描时基来推算。由式
(1—1),由于示波器一屏和每格可以显示的采样点数是固定的,所以时基设 置的改变是通过改变采样速率来实现的,一台特定的示波器所给出的采样速率 只有在某一特定的时基设置之下才是有效的。在较低的时基设置之下,示波器 使用的采样速率也比较低。
在本系统中,使用记录中的2K个点显示一屏波形,一屏波形分为10格, 每格对应记录中的200点,即~格对应的采样点数N是200。由于本系统的最 高采样速率是40MSa/s,所以,由式(1—1)可以计算出使用这一采样速率的 时基设置值:
t/div=200样点/采样速率=200/(40×106)=5us/div 了解这一时基设置值是非常重要的,因为这个值是示波器采集非重复性信 号时的最快的时基设置,使用这个时基设置时示波器能给出其可能的最好的时 间分辨率。此时基设置值称为“最大单次扫描时基设置值”,在这个设置值之 下示波器使用“最大实时采样速率”进行工作。这个采样速率也就是在示波器 的技术指标中所绘出的采样速率。
如果进一步提高时基设置,那么采集的数据不足以显示信号波形,此时需 要对数据进行插值处理。
2 1.4波形插值原理
一、插值的基本原理
插值是确定某个函数在两个采样值之间的数值时采用的运算过程e插值方 法就是寻求函数的近似表达式的方法。用计算机显示图形时,如果一个图形比 较粗糙,或者一个图象的分辨率太低,都可以用插值的方法使图形精美,或使 得图象的分辨率得到提高。插值通常是利用晦线拟合的方法,通过离散的输入

电子科技大学硕士学位论文
采样点建立一个连续函数,用这个重建的函数便可阻求出任意位置处的函数值。 这样便可以不受仅在采样点处抽取输入信号值的限制。我们知道,对有限带宽 的信号采样会产生无限带宽信号,插值过程正好相反,它通过对离散信号作低 通滤波处理,减少了信号的带宽。插值函数对采样数值的平滑作用,恢复了在 采样过程中丢失的信息。因而插值可阻看作是采样的逆过程。
对于等间隔采样数据,插值可以表示为:

/∽=∑N.一-I q搬一坛)


(2一1)

其中h为插值核,Ck为权系数,卷积对K个数据作处理。上面的方程将 插值用卷积操作来表示,在实际应用中,h总是对称的,即有h(x)=h(.x),Ck 即为采样值。
插值核的性质可以通过其在频率域的特性来评估。理想的插值核在带通区 具有单位增益,在带阻区具有0增益。因而可以有效地通过和抑镥4不同频率的
信号成分。

根据采样定理,当采样频率Fs不低于两倍的信号的最高频率时,信号能从 采样信号中完全恢复。即从理论上说,只要Fs>,2Fro(信号最高频率),信号 就能完全恢复。在实际应用中,由于系统存在噪声,常取Fs=2.5-4Fro,甚至
x咿。羔x(nTs)厕sin[,r(t-nTs)/Ts一](2- 2) 更大。在本系统中取Fs=4Fm。依采样定理可得恢复波形的方法:

式中Ts=1/Fs。
这是理想的取样函数(即sine函数)内插方法,实际应用中由于有限项的
坪)=n兰=-N咖瑚篙紫∽(2-3) 近似,常采用带有加权窗口函数的取样函数来实现。方法如下:
式中Ts=1/Fs,w(n)是加权窗函数。
二、拉格朗日插值多项式

电子科技大学硕士学位论文
己知函数fix)的数值托=m0,(k=O,l,2,.,圳,构造一个多项式P∽,使
得P(xk)=M,那么贝砷称为被插函数,P∞称为插值多项式,鲰称为插值节点。 插值误差R∞专舡)一只∞。
由于多项式函数具有结构简单,便于计算,而且能逼近任意连续函数等特 点,我们选用满足某种条件的代数多项式作函数的近似表达式。
用胛次多项式

p。(x)=∑几‘(x)=ydo(x)+儿‘(x)+…+J‘厶(x)
k=O

(2—4)

近似函数Ax),UOfix)*只∞,且满足P。㈨=鼽(脚,l,2,砷。其中,基

函数



t(砷 竖:昱2竺二苎!∑竺 毛一.)(x一薯。)...(x—h)
(墨一‰X墨一而)…(薯 t_)(一一蔫+1)...(墨一矗)

(2—5)

式中i=0,1,2,…,.r/。该P。∞称为拉格朗日n次插值多项式。

当n=2时,得到二次多项式,就是二次插值。

拉格朗日插值多项式的余项为:

驰足】(州。)=∽/(。州)一x只)(。-)勰2靠者叫∞一z()z)

(‘22—_66’)

其中,舌∈(口,6),∞¨(x)=0一X0)0~Xt)0一X2)-一0一z。.
注意:1)过n+1个互异节点,所得插值多项式应该是次数不超过13.的多
项式。
2)利用拉格朗日多项式插值,多项式的次数越高,插值精度并不是 越好,如著名的龙格(Runge)现象。
3)利用一阶拉格朗日函数进行插值方法简单,内插速度快,但在采
样信号点数少时,重建信号差。
4)为了解决龙格(Runge)现象,可以采用分段低次插值。即将整 个插值区间分成小区间,然后在每个小区间上利用低次多项式进 行插值。当插值节点逐渐加密时,重建信号明显改善。因为本系

电子科技大学硕士学位论文
统采用等间隔采样,数据非常易于划分小区间,而且插值后依然 需要获得等间隔的数据,所以这种插值方法特别适合于本系统。
此外还有牛顿插值、分段线性插值、三次样条插值、曲线拟合型插值、取 样函数(即sine函数插值)等插值算法,这里就不再一一介绍了。
由于时间有限,没有逐个对各种插值方法在本系统中进行插值比较,系统 选用易于实现、插值速度较快的二次拉格朗日插值。
2.1.5示波器工作模式
一、释抑时间的概念
在模拟示波器中“释抑时间”是从扫描进入回程起算,直到允许下一次扫 描开始的这一段时间,在这期间禁止任何触发产生。在数字示波表中,“释抑 时间”是指从产生触发并采集完LCD一屏的当前扫描时间开始起算,直到允许 下一次触发的这段时间。“释抑时间”的作用是改变扫描周期,以同步复杂的 被测信号(如脉冲串等)。在实时数字示波器中,由于数字采集系统连续不断 地采集,在释抑期间内采集并不停止,释抑时间计满后,其后的第一个触发脉 冲产生下一次有效触发。在示波表中,释抑时间的数值可设为固定值,并且用
户不可访问(如500u s)。
二、示波器工作模式
示波器工作模式有三种选择:自动(AUTO)、触发(TRIG)和单次

(SINGLE)。
1)自动(AUTO)
在模拟示波器中,“自动”方式是:当无触发信号输入时,电路工作在连 续扫描状态,屏幕上显示一条扫描基线,一旦有触发信号时,则扫描立即被信 号触发同步。在数字示波器中,“自动”方式与模拟示波器原理相同,实现的 措施是:如果进入“AUTO”方式,但经过50ms的延时仍无触发信号,则视为 无触发信号输入,此时可将该时刻视为触发点,依据“抽取规则”读取数据, 周而复始。如果原来有触发信号,在释抑时间结束后若仍未有触发信号到来, 则将该时刻对应的单元作为触发点的单元处理,处理方法同上。如果有信号到 来,则系统自动进入触发状态,参见“TRIG”方式。
当扫描档级慢于20ms/div时,不管有无信号,都将转为“ROLL”方式。 在滚动方式,将当前采集的数据根据抽取规则每抽取一个显示一个,并且从左

电子科技大学硕士学位论文
到右,当抽取满250个点时,每增加一个点(从左边进入),则最右边的一个 点被剔除,依次类推。此外,在“ROLL”方式,不再显示触发标记。
2、触发(耶ⅪG)
在“触发”方式:当无触发信号输入时,电路工作在等待状态,屏幕上显 示此前的波形并且不再刷新,但~旦有触发信号时,CPU应立即检测到这个信 号,并找出与该信号对应的被采集的信号数据单元地址,然后根据数据抽取规 则抽取相关单元的数据进行显示,从这个有效触发信号开始,在10div的当前 扫描时间内,.不允许再次被触发,但经过这段时间后,CPU要随时检测有无触 发信号的到来,一旦来时则重复上一次过程。
则立即产生连续扫描,并与信号同步;屏幕上显示扫描基线或波形,在未 选择“STOP”时,波形数据被不断刷新。在这个菜单下,当触发置于“AUTO” 时为自动方式,“TRIG”时为“触发”方式。
对于第一单元既可以指定也可以随机产生,于是屏幕上可显示一条扫描直 流电平基线:当有触发信号时,则根据触发脉冲产生的时刻,计算出对应于触 发信号的数据地址单元,然后按抽取规则抽取,屏幕上即可显示稳定的波形。
在“触发”方式:当无触发信号输入时,处于“READY”状态,屏幕上保 持原有显示,一旦有触发信号时,工作方式与有触发信号的自动方式相同(参 见后页的预触发)。
3)单次(S惝,E)
在模拟示波器中,“单次”方式是:当无触发信号输入时,电路工作在等 待状态,屏幕上无扫描基线显示,一旦有触发信号时,则立即产生一次扫描, 屏幕上显示被测波形,以后不管有无触发信号,其触发均无效。
在数字示波器中,在“单次”状态,采集系统始终按当前扫描档级连续不 断地进行数据采集。当无信号输入时,与无触发信号的“触发”方式相同,一 旦有触发信号时,首先找到对应于触发脉冲的数据单元,并根据触发延迟量计 算出第一单元的地址。当数据采集覆盖到作为第一单元数据的前一个单元时, 则数据按抽取规则全部读取并在屏幕上显示,且不再刷新。 2.1.6关于触发的几个概念
一、触发方式的划分
14

电子科技大学硕士学位论文
在数字存储示波器和逻辑分析仪系统中,都需要触发功能,用于指示系统 自动地采集和捕获信号,以便获得稳定的或者特定的信号波形。归纳起来,触 发方式大致可以分为以下三大类:根据触发信号的来源不同,可分为“内触发” 和“外触发”;根据触发边沿的不同,可分为“上升斜率触发”和“下降斜率 触发”;根据触发机制的不同,可分为“同步触发”、“预触发”和“后触发”; 根据启动触发的事件不同,又有很多的触发方式,如“图形触发”、“毛刺触 发”、“状态触发”、“时间限定触发”,等等c9I【恬】。
本论文设计的数字示波器采用电平内触发,即触发来源于输入信号本身, 当信号达到系统设定的触发电平时就产生触发,如图2--2所示。

l、
DI":DS-善霸疆耐I龆瞎f1 DH*D§啼芦鼍妇麓酸逝

0、
D洳l》D基玲呻s哼-罩芦纠燃睁韶舞鼗盘捐靛各r1熬

图2—2触发产生条件
在图2—2中,第一种情况设置上升斜率触发,第二种情况设置为下降斜率 触发,触发点是DS点,触发电平是DS点的幅值。
二、预触发和后触发 示波器每次时基扫描都是由~个触发事件启动的,这样~来我们通常就只 是研究观察触发时刻以后的信号变化情况。在很多应用场合,我们感兴趣的波 形部分并不紧跟在引起稳定触发的信号部位的后面,而是在触发以后~段时间,
或者甚至可能在触发之前。
预触发是指在触发之前,信号的波形数据已经开始采集。那么具有预触发 观察能力的示波器可以显示触发时刻之前的信号。
后触发是指在触发以后一段规定的时间才开始采集信号的波形。具有后触 发观察能力的示波器可以观测触发以后一段规定时间后的信号波形。

电子科技大学硕士学位论文
具有预触发或后触发延迟能力的示波器必须具有某种方法来控制延迟时间 的大小,这可以用触发位置控制机构来完成。这个控制机构可以使得触发位置 在屏幕上或者在采集记录中移动。如果示波器具有很宽的触发位置控制范围, 使用起来将会是很方便的。
本文设计的数字示波器允许用户将触发时刻设置在整个采集记录中10 %~90%这个范围内,并且触发位置还是连续可变的。由于整个采集记录用于 显示一屏波形,因此,触发时刻在波形显示屏幕上的可变范围也是10%~90%。
三、触发延迟量和触发提前量 在本文中采用触发延迟量来描述触发时刻的位置。 触发延迟量Td定义为触发点前波形部分在LCD波形显示区内整个波形中 所占的比例。即反映了LCD波形显示区中触发点前后波形时宽的比例关系。用 户可以通过调节触发延迟量来灵活的调节触发点前和后波形的范围,本系统触 发延迟量的调节范围是lo%~90%。 触发提前量Tb是触发延迟量在主存储器中的反映。LCD波形显示中有触 发点前的波形,那么,主存储器中就必须采集到相应量的触发点前信号的波形 数据。主存储器中从触发点数据单元到显示波形的起始点数据单元间的数据量 就称为触发提前量。 2.2数字频率计
2.2.1时频测量的特点
时间和频率是电子技术中两个重要的基本参量。工业控制,信息传输和处 理,现代数字化技术和计算机都离不开时频技术和时频测量【2】。
对于一般的周期信号而言,频率/周期包含了该信号最基本的信息。所以, 频率/周期测量模块向整个系统提供信号测量基本判据。
时间和频率测量与长度,质量,温度等物理量的测量不同,时间和频率测 量具有动态性质,即时间和频率信号总在改变。用标准尺校准普通尺时,可以 把它们靠在一起作任意多次测量,从而得到较高的测量准确度。但在时刻和时 间间隔的测量中,时刻是始终在变化的,上一次和下一次所比较的时间问隔已 经是不同时刻的时间间隔‘1引。频率信号的测量,也有类似的情况。所以在时频 测量中,人们必须依靠时钟信号源的稳定性,期望后一个周期是前一个周期的
16

电子科技大学硕士学位论文
准确复现。在时频攫4量中,特别要重视稳定度及其他一些反映频率和相位随时简 变化的技术指标。 2.2.2测量频率的方法
作为对常用数据的测量,频率测量的方法有很多种。
图2—2频率测量方法分类 根据图2—2可知,频率测量主要分为模拟法测频和计数法测频。模拟法又 包括直读法和比较法。直读法又称利用无源网络频率特性测频法,包含有电桥法
和谐振法㈣。
比较法是将被测频率信号与已知频率信号相比较,通过观测比较结果获得频 率。
电容充放电法是~种综合模拟和数字技术的方法,它利用电子电路控制电容 器充放电的次数,再用碰电式仪表测量充放电电流的大小,从而指示被测信号频 率值。
电子计数法利用纯数字技术来测量信号频率,它根据频率的定义进行测量。 它是用电子计数器显示单位时间内通过被测信号的周期个数来实现频率的测量。
以上方法中,谐振法,电桥法,差频法,示波法等都是模拟式频率测量的方 法,这些方法精度不高,再加上其所具有的一些特点,决定和其不可能应用于本 手持式示波表中。由于本设计中的示波表所有的数据处理单元均由数字电路来实 现,比较之下,电子计数法成为最理想的实现方案。
由于示波表信号测量的频率范围覆盖10MHz'--O.1Hz,如果采用单一的测量 方案,必然导致对某一个频率范围内的信号测量具有很大的误差。系统i911【量高频 信号时直接用一个标准信号作为闸门对被测信号脉冲计数测频率,测量低频信号 时用被测信号作闸门信号测量另一标准脉冲信号的计数,这样可以提高测量的准 确性。
17

电子科技大学硕士学位论文
2.2.3电子计数法测频测周原理

电子计数法是一种简单而易于实现的测量方法。它是在给定的闸门信号中 对被测信号进行计数,得到计数脉冲的个数,从而计算出待测信号的频率或周 期12]。图2—3所示为电子计数法的原理示意图。

由于示波表信号测量的频率范围覆盖10lVlHz.--O IHz,如果采用单一的测量 方案,必然导致对某一个频率范围内的信号测量具有很大的误差。系统测量高 频信号时直接用一个标准信号作为闸门对被测信号脉冲计数测频率,测量低频 信号时用被测信号作闸门信号测量另一标准脉冲信号的计数,这样可以提高测 量的准确性。

溉鼙f搬.i巨===:=幂==;;:=:=;霉 枝满健薅 i霾霞瓣门l孔弱曩.门

?==:==夏;i墨≮L
,挝门。n霸.蟊丌赡霸r|广

图2--3电子计数法原理示意图

如图所示,假设测量门限(闸门)时间为T,在此时间内计数器记得的被 测脉冲个数为n,则信号的频率可由(2-7)式得出【2】:

正=手(2--7)

按照同样的原理,将测量门限和被测信号对调一下位置就得到了周期的测

量方法了。假设被测信号的时间宽度为T。,用于测量的计数脉冲频率为f'在

L通过的计数脉冲个数n,则信号的周期可由式(2--8)得出:
I 2号

‘2q’

从(2--7)、(2--8)式可以看出计数法测量信号频率时信号频率越高或

者测量门限时间越长,测量精度就越高。而在周期的测量中确正好相反,频率

越低或者测量计数脉冲频率越高,测量精度就越高。如果把两者结合起来分别

对高频和低频信号使用的话,我们就可以在基本不变化测试基准的情况下r获

得较高精度的测量结果。

从简化设计的角度考虑,本设计采用固定的测量门限(用岛=lOOHz信号 作为测量门限信号)和固定频率的计数脉冲(f;t=10KHz)。我们选择两种方法 误差相等点£=1I<I-Iz作为中介频率。当输入信号的频率大于岛时,采用测频的 方法,当输入信号的频率小于岛时,采用测周的方法。

电子科技大学硕士学位论文
2.3数字万用表工作原理
模拟万用表通过电阻分压网络实现电参数的测量。目前有许多数字万用表 的专用芯片,这些芯片内部一般集成有A/D转换器、LCD液晶显示驱动器和测 量模式选择开关等模块。其外围电路较简单,常常由测量输入电路、AC/DC变 换电路、电压基准电路和蜂鸣器等组成。电压、电容、电阻测量分别有一个外 部基准电压,这个电压经过一个齐纳二极管稳压后再经微调电阻调节到各自所 需的电压值。芯片的电压/电阻,电容/频率端口可分别测量交流/直流电压、电阻、 电容、频率。
2.4液晶显示基本原理
显示器作为系统的输出,在示波器中显示器主要用来显示待测信号的波形、 波形参数、测试系统设定的系统参数,以及用户操作菜单,等等。
本文设计的示波表采用图形点阵式液晶显示器。采用“l”和…0’来代表
液晶上每一像点的亮和灭,那么液晶上每一点的亮和灭可以和数据存储器RAM 中每个bit对应起来。液晶显示器每8个像点占据RAM的一个字节,对于我们 所使用的320×240点阵的液晶来说,需要320×240/8=9600字节的存储器来 存储一屏的信息。图形显示首先要确定液晶屏上每像点的位置,然后根据像点 的位置寻找它对应的存储单元的数据位,由于二者的一一对应关系,因此只要 改写液晶屏映射的数据缓存区中相应单元数据位就可以控制液晶屏上某点的亮
和灭。
首先在液晶屏上建立坐标,将液晶左上角坐标定为(0,0),右下角定为 (319,239),那么可以根据坐标确定像点的位置,同时可以根据坐标计算该 像点对应的液晶显示映射缓冲区中的数据单元和数据位。

电子科技大学硕士学位论文
第三章数字示波表系统设计
本设计采用嵌入式设计技术,把微控制器、A/D转换器、LCD控制器等核 ,g,N件嵌入该系统。它是利用FPGA设计技术、LCD图形显示技术及数字信号 处理技术等综合设计的嵌入式实时仪器系统。
本系统是实时信号处理系统,对于采集到的信号必须作出实时的处理和分
析。
3.1 DSP+ASIc结构
作为实时信号处理系统的应用,示波表系统的设计要求必须具有处理大数 据量的能力,以保证系统的实时性;其次对系统的体积、功耗、稳定性等也有 较严格的要求。实时信号处理系统是对运算速度要求高、运算种类多的综合性 信息处理系统。系统设计在研究了常用的实时信号处理系统构成方案的特性后, 选用了DSP+FPGA处理机制,并在具体的应用中显示出了其优越性。
随着大规模可编程器件的发展,采用DSP+ASIC结构的信号处理系统显示 出了其优越性,正逐步得到重视。与通用集成电路相比,ASIC芯片具有体积 小、重量轻、功耗低、可靠性高等几个方面的优势,而且在大批量应用时,可 降低成本。
现场可编程门阵列(FPGA)是在专用ASIC的基础上发展出来的,它克服 了专用ASIC不够灵活的缺点。与其他中小规模集成电路相比,其优点主要在 于它有很强的灵活性,即其内部的具体逻辑功能可以根据需要配置,对电路的 修改和维护很方便。目前,FPGA的容量已经跨过了百万门级,使得FPGA成 为解决系统级设计的重要选择方案之一。
DSP+FPGA结构最大的特点是结构灵活,有较强的通用性,适于模块化设 计,从而能够提高算法效率;同时其开发周期较短,系统易于维护和扩展,适 合于实时信号处理。
实时信号处理系统中,低层的信号预处理算法处理的数据量大,对处理速 度的要求高,但运算结构相对比较简单,适于用FPGA进行硬件实现,这样能 同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少, 但算法的控制结构复杂,适于用运算速度高、寻址方式灵活、通信机制强大的 DSP芯片来实现。

电子科技大学硕士学位论文
3.2数字示波表的系统结构
1)信号处理流程 示波表的任务主要是接收通道采集的波形数据,经预处理、参数测量、编 码和波形处理后,输出结果到LCD显示。根据示波表的功能要求,可以设计如 图3—1所示的信号处理流程:
图3—1信号处理流程
2)示坡表系统结构 我们利用DSP+FPGA结构来实现示波表系统,如图3—2所示。这样大大 简化了系统,并且充分利用DsP与YPGA,可使数字示波表的功能得到充分的 体现。 整个系统包括信号输入通道、数据采样、数据处理及存储、显示控制、电 源供给等各部分。其中,数据采集和存储、信号频率测量以及LCD显示控制等 部分,由于数据流量大、数据规则,采用FPGA进行纯硬件实现:而数据处理、 波形显示及人机界面等部分,由于数据处理复杂,要用到多种数据结构,其控 制也较复杂,我们用DSP编程来实现:而模拟通道控制则要求DSP和FPGA 协同实现。当然,示波表是个完整的智能化测量系统,它的功能必须要求软硬 件的协同工作才能得以实现。 现场可编程门阵列逻辑器件FPGA具有现成的母片,可实现现场编程。使 用FPGA可使设计方便,利用它灵活、校验快以及设计可随意改变的特点,可 大大缩短研制时间。 MOTOROLA DSP56805芯片具有很强的微控制功能,拥有丰富的片内资 源、输入输出端口,并有很强的数字信号处理能力。利用它作为中央处理单元, 控制整个系统的运作,它同时完成数据处理的功能。

电子科技大学硕士学位论文
被珊信号.
图3—2示渡表系统结构
电源模块负责提供系统所需要的5V、3.3V、2 5V、22 5V电压。 模拟通道主要完成被测信号的程控放大和衰减、交/直流耦合、信号平移等 预处理。使输入信号适合A/D转换的电气性能。被测信号的放大/衰减倍数、交 /直流耦合方式由DSP根据系统要求进行数字控制。而被测信号平移和触发电 平则由DSP控制DIA转换器完成。 被测元件(电阻、二极管等元件)经过信号调理电路处理后,其信号送DSP 片内的A/D转换器。根据A/D转换的结果,分析被测元件的参数值。 被测信号经预处理后分两路,一路送高速AfD转换器,转换后的数字量暂 存在FPGA内部块RAM设计的FIFO中,供DSP读取并处理。另一路经过整 形电路处理后,得到标准的矩形脉冲信号,并送FPGA中的测频/测周电路构成 的频率计,从而测量出输入信号的频率。 利用DSP56805的GPIO通用I/O端口作为键盘接El,实现扫描键盘,充分 利用了DSP内部系统资源。 微处理器DSP56805从FPGA的FIFO中取得数据并进行处理,获得用户 需要的显示信息。同时,微处理器接收和正确分析用户从键盘输入的信息,并 由此控制其它部分协调工作。 可编程逻辑芯片XC2S50内部有4KB的双口块RAM,其中2KB的内部块 RAM设计成显示缓冲器,另外2KB的内部块RAM设计为FIFO,作为A/D的 高速缓冲器。

电子科技大学硬士学位论文
由FPGA设计实现的液晶控审4器能够直接驱动320×240点阵的单色图形 液晶显示屏。频率计和系统的其他逻辑控制也由XC2S50实现。
DSP的显示控制软件负责将微处理器处理后的显示数据映射到LCD显示 缓冲区中,并在LCD上显示出来,从而完成一次测量。 3.3系统选用的主要器件介绍
3.3.1处理器DSP56805
通常作为一个系统的中央处理器(CPU)可以采用单片机担当,由单片机 来完成显示控制、采集控划和数据处理功能。但是单片机存在一些缺点,如工 作频率低,指令执行速度慢、数字信号处理功能差等。
相比之下,DSP即数字信号微处理器,具有数据总线和程序总线分离的哈 佛结构及改进的哈佛结构,将程序空间与数据空间分开编址,这样在DSP处理 数据空闻运算与数据传输的同时可以并行地从程序空间读取下一条指令,这样 读程序和读/写数据可同时进行,大大提高指令的执行速度。
DSP在内核设计方面还有~个特点,是采用多重流水线结构。流水线结构 的层次深度可以从3级到6级。程序的执行过程大致可以分为读指令、指令译 码、指令执行等几个阶段。DSP在第一个时钟周期读第一条指令;在第二个时 钟中期内在译码第一条指令的同时读入第二天指令;在第三个时钟周期从阿执 行第一条指令,译码第二天指令,同时读入第三条指令。这样,虽然执行一台 指令需要3个周期,可是由于采用了并行的流水线处理,看起来好像每条指令 都是在~个周期内完成的,这就是流水线技术。针对数字信号处理(Digkal Signal Processing)中需要太量乘法累加运算的特点,DSP大多配有独立的乘法 器和加法器,大大加快了FFT的蝶形运算速度。DSP芯片专门用于完成各种实 时数字信息处理,它是在数字信号处理的各种理论和算法基础上发展起来的。 当今世界上主要DSP芯片提供厂家有美国的德州仪器公司(Texas Instruments) 和Motorola公司等。
本系统采用Motorola公司的16位具有DSP内核的单片机DSP56805作为 核心处理器。它是Motorola公司生产的低端16位56800系列DSP产品之一。 说它是DSP,是因为它的内核的确是DSP;而说它是单片机是因为它具有单片 机的所有优点,片内集成了相当容量的ROM(Flash)、RAM以及丰富的//0模

电子科技大学硕士学位论文
块,单芯片就能运行,加上应用程序就是一片片上系统(system on chip)f3】。 它的功能块结构如图3--1所示,它具有丰富的//O端口和片上资源:
图3--3 DSP56805功能块简化图
31.5KW程序Flash、0.5KW程序RAM;4KW数据Flash、2KW数据RAM; 2KWBoot Flash。两个4通道12位的A/D;两个6通道的PWM模块;两个4 相译码模块;4个通用TIMER、2个SCI、1个SPI、两个中断输入引脚、16个 通用I/O、CAN 2.0 AfB模块、COP模块、可编程PLL[4I。
Motorola对DSP56805提供了很好的开发资料:而DSP本身利用JTAG接 口,接受后台的调试方式,即BDM(Back_groud Debug Model,可以通过PC机 的并行口与DSP的)'TAG接口相连。这种连接,几乎不需要硬件支持,仅仅需 要1片75HC244完成对3V供电的DSP系统与5V供电的PC系统之间的电平 转换,然后接到PC机的并口上,这就构成了~个最简单的EVM(Evaluation
Module)pJ。
Motorola提供了基于C语言的开发工具CodeWarrior以及嵌入式软件开发 包SDK等先进的开发工具。CodeWarrior是专门为Motorola的MCU与DSP产 品设计的交叉C编译器。CodeWarrior还包括集成开发环境IDE、工程管理器 和汇编、链接软件、全部基于软件的DSP仿真工具、源码级的调试工具Debug 等。SDK是Motorola为用户提供的API(Application Program Interface).包括 lJO模块的设备驱动程序库、标准的DSP算法程序库、DSP硬件支持包(board

电子科技大学砸士学位论文
support package),提供中断管理、存储管理等服务,可以做到软硬件分离、 应用与驱动程序复用[311“】。
用户在不太熟悉Motorola DSP时就可阻较快地上手,开发自己的应用程
序。
综上所述,选用Motorola DSP来担当示波表系统的中央处理器,采用 Codewarrior作为系统软件的开发工具。
3.3.2 FPGA一一XC2S50
3.3.2.1可编程逻辑器件概述
当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电 路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电 路、发展到超大规模集成电路(VLSIC,几万门以上)以及许多具有特定功能的 专用集成电路。但是,随着微电子技术的发展,设计与制造集成电路的任务己 不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路 (AS/C)芯片,而且希望AsIc的设计周期尽可能短,最好是在实验室里就能设 计出合适的ASIC芯片,并且立即投入实际应用之中,因而出现了现场可编程 逻辑器件(FPLD),其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编 程逻辑器件(CPLD)。
FPGA(现场可编程门阵列)与CPLO(复杂可编程逻辑器件)都是可编程逻辑 器件,它们是在PAL、GALL等逻辑器件的基础之上发展起来的。同以往的 PAL.GAL等相比较,FPGA/CPLD的规模比较大,它可以替代几十甚至几千 块通用IC芯片。这样的FPGA/CPLD实际上就是一个子系统部件。这种芯片 受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发 展,许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司的 FPGA器件系列和Altera公司的CPLD器件系列,它们开发较早,占用了较大 的PLD市场。通常来说,在欧洲舟Xilinx的人多,在B本和亚太地区甩ALTERA 的人多,在美国则是平分秋色。全球PLD/FPGA产品60%咀上是由Altera和 Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。当然 还有许多其它类型器件,如:Lattice,Vantis,Actel,Quicklogic,Lucent等p J。
尽管FPG气CPLD和其它类型PLD的结构各有其特点和长处,但概括起来, 它们是由三大部分组成的:
1)一个二维的逻辑块阵列,构成了PLD器件的逻辑组成核心。

电子科技大学硕士学位论文
2)输入/输出块。
3)连接逻辑块的互连资源。连线资源:由各种长度的连线线段组成,其中 也有一些可编程的连接开关,它们用于逻辑块之间、逻辑块与输入/输出块之
间的连接n
对用户而言,CPLD与FPGA的内部结构稍有不同,但用法一样,所以多
数情况下,不加以区分。
FPGA/CPLD芯片都是特殊的ASIC芯片,它们除了具有ASIC的特点之 外,还具有以下几个优点:
1)随着VLSI(Very Large Scale IC,超大规模集成电路)工艺的不断提高 单一芯片内部可以容纳上百万个晶体管,FPGA/CPLD芯片的规模也越来越 大,其单片逻辑门数已达到上百万门,它所能实现的功能也越来越强,同时也 可以实现系统集成。
2)FPGA/CPLD芯片在出厂之前都做过百分之百的测试,不需要设计人 员承担投片风险和费用,设计人员只需在自己的实验室里就可以通过相关的软 硬件环境来完成芯片的最终功能设计。所以, FPGA/CPLD的资金投入小, 节省了许多潜在的花费。
3)用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同 软件就可实现不同的功能。所以,用FPGA/PLD试制样片,能以最快的速度 占领市场。FPGA/CPLD软件包中有各种输入工具和仿真工具,及版图设计 工具和编程器等全线产品,电路设计人员在很短的时间内就可完成电路的输入、 编译、优化、仿真,直至最后芯片的制作。当电路有少量改动时,更能显示出 FPGA/CPLD的优势。电路设计人员使用FPGA/CPLD进行电路设计时,不 需要具备专门的tc(集成电路)深层次的知识, FPGA/CPLD软件易学易用, 可以使设计人员更能集中精力进行电路设计,快速将产品推向市场。
3.3.2.2 XC2S50器件特性及配置方式
Xilinx的SPARTAN II系列器件是2 5V SRAM工艺FPGA,属于SPARTAN
的升级产品。SPARTANII系列是高性能的FPGA,系统逻辑门从15,000到 200,000不等,系统的工作频率可高达200MHz。SPARTANII系列是采用的基于 VIRTEX的流线结构。值得一提的是,这种系列FPGA具有片上块RAM和分 散RAM,16种可以选择的I/O电平标准和4个全数字时钟延时环DLLs。另外,

电子科蓣太学硕士学位论文
它具有无限次的重复可编程的特点和特别低的功耗。以上特点给用户电路设计 带来很大的灵活性【6Jo
XC2S50器件具有50000典型门、768Slices、8个独立的RAM块(每块 RAM的容量是4K bits)。本设计使用采用PQ208贴片封装的XC2S50器件, 具有147条可用I/O引脚f6]。
xilinx公司的FPGA器件配置方式主要由主动方式和被动方式两类。主动 方式下由FPGA器件引导配置操作,控制外部存储器件和初始化过程,配置时 钟由FPGA内部振荡器提供,频率一般为2-10MHz;被动配置方式下FPGA器 件作为从部件工作,由外部控制器弓i导其配置[6l。按照配置数据的串行和共行 状态,配置方式还可以分为串行配置和并彳亍配置。另外,还可以根据JTAG标 准利用边界扫描电路对FPGA进行配置。主动配置方式主要使用串行或并行 EPROM‘作为配置数据的存储介质,FPGA为EPROM提供控制信号,读取 EPRoM数据,但由于EPROM为只读设备要FPGA的编程内容就需要EPROM, 对于系统功能的重构来说,此种配置方式显得不够灵活。被动配置方式可以通 过智能主机对FPGA进行配置,配置数据可以来源于海量存储设备,甚至可来 源于磁盘文件。用户可随时通过软件改变FPGA的配置内容,从而重构电路功 能。这对于系统的调试阶段尤其有用,另外,在系统重构技术也正是采用FPGA 的被动配置方式来实现数字电路系统功能的改变,从而实现多种功能硬件设备
的一体化。
3.3.3 A/D器件TL05540
作为模拟系统与数字系统之间的桥梁,模拟/数字转换器件A/D转换器是示 波器系统的关键部件。在系统设计过程中必须根据系统实现目标来选择合适的 A/D器件参数,从而确定具体使用的器件。一般而言,在A/D器件的选择过程 中主要需要考虑以下参数:
分辨率:它相应于最低二进制位(LSB)的模拟量。它规定了AD转换器 能够区分的模拟量的最小变化值。因为能够满足分辨率的模拟量的值取决于二 进制位数,所以通常采用AD转换位数表示分辨率,比如:4位、8位、12位
等。
量化误差:AD转换器是将连续的模拟量转换成离散的数字量。对一定范 围内的连续变化的模拟量只能反映成同一个数字量。所以存在±1/2LSB的量化 误差。这个误差是量化过程中不可避免的。
27

电子科技大学硕士学位论文
精度:除了量化误差,还有其他的因素,如非线性引起的误差。在手册中, 对这种附加误差的总和,成为不可调误差,实际上就是AD转换器调整到最精 确的时候还存在的误差。精度指的是量化误差和附加误差之和。
转换时间:AD转换时间是指从发出转换启动命令开始到转换结束获得整 个数字信号的过程所需要的时间。
前文已经提到,本设计示波表主要测量10MI-Iz以下模拟信号,由于最终 结果送到320*240象素点的LCD液晶显示器,有8位数据的精度以足阻满足要 求。根据这些要求,设计选择TI公司8位40MSPS高速AID转换器TLC5540 为系统提供模拟/数字转换。TLC5540主要性能指标如下[71:
1)精度:8 bits
2)最高采样速率:40MsPS 3)低功耗:典型值85row
4)输入模拟信号带宽:典型值>75MHz 5)5v单电源供电
9)最小转换速率:10KHz 可以看出,TCL5540可以有效的满足系统的要求。 3.3.4 LCD显示器
根据显示区大小的要求,本设计选用Microtips Technology Inc.公司 MTG.F32240IffFWNSEB.01型LCD液晶显示器。它是FSTN Positive类、320 X240像素、图形显示方式的液晶显示器件。它带有行列驱动电路以及EL背光 电路。表3—1给出了液晶显示器的引脚和功能说明。
该类液晶显示器的接口时序主要反映在驱动信号CLI、CL2、FRM和数据 DO。D3之间如下图所示的时序配合上。各驱动信号参考工作频率:CL2为 1.28MHz,CLl为16KHz,FRM为66Hz。其详细的驱动时序为发出80个段移 位脉冲CL2后(即扫描一行结束),发出~个行频脉冲CLl,当发出240个 CLl脉冲后发出帧开始信号FRM,标志整屏显示结束I”。以上过程不断重复, 即可完成液晶显示器的动态显示。

电子科技大学硕士学位论文

表3~l LCD;f脚和功能说明

N0

名称

功能描述



CL2

段移位时钟



CLl

行频信号



FRM

帧起始信号



NC



D3

空脚 数据位



D2



D1

数据位 数据钽



D0

数据位



饿

液晶驱动电压,+ISV-+24V

113

VDD

工作电厍,彤.3V

1l

VSS

接地端

12

EL

背光使能端

13

VELG

背光电源地

1.4

矿量£+

背光电源电压。+3.3v

豳3—4 LCD时序

电子科技大学硕士学位论文
3.4 DSP和FpGA间的通信机制
在本系统中,DSP是控制中心,它负责接收系统其他功能模块送来的信息, 经过分析处理后对其他模块发出相应的控制命令或数据,进而达到协调控制整 个系统的目的。同时,DSP又是数据处理中心,它负责处理系统采集到的数据, 然后根据要求输出相应的信息。而在本系统中很多功能模块都在FPGA中实现, 比如A/D采样频率控制、采样数据缓存(采用FWO存储器)、信号频率/周期 测量、LCD显示器驱动、显示数据缓存等,还有一些其他的控制功能。所以, DSP和FPGA之间的通信会很频繁。
为了确保DSP和FPGA中不同功能单元间的通信过程正确进行,为了使系 统正确且稳定的工作,必须在它们之间定义详细的通信协议,从而确保数据及 控制信号在两者之间正常传递。
本系统给FPGA中不同的功能单元分配不同的扩展端口,即给FPGA中各 个功能单元分配不同的数据端口,而这些端口映射到DSP的外部数据存储器空 间。DSP和FPGA之间定义好通信协议,把数据或控制信息统一定义为数据格 式,那么,DSP通过对数据存储空间的访问就基本实现了对FPGA中各功能单 元的控制。FPGA根据DSP地址总线和读写信号为DSP选择访问或控制的功能 单元,从而完成通信过程。而后,FPGA各功能单元根据通信数据的内容自行 译码产生相应的控制信号。
为了FPGA内部的各个功能模块能够正常的工作,FPGA内部需要具备时 钟产生单元来为各个模块提供所需的工作时钟。另外,FPGA设计中还设置总 线仲裁单元来为各功能单元提供外部接口。
本系统把DSP数据空间的0xFFOO~OxFF7F这128个数据单元分配给外部 扩展端口使用,分别用于FPGA中各个功能单元。DSP扩展端口定义如表3—2
所示。
另外,由于液晶控制器在FPGA中实现,同时考虑到FPGA中丰富的双口 块RAM资源,系统将2KB的LCD显示缓存在FPAG中实现。这2KB(即1KW) 数据空间映射到DSP的F400H~F700H这1KW空间。

电子科技大学硕士学位论文
表3--2 DSP56805端口扩展定义

端口地址 读/写操作

端口功能定义

FPGA/P["部器件

FF00H



由触发延迟决定的FIFO数据锁 FPGA内部数据寄存器

存提前量(低8位)

FF01H



FF02H



触发边沿选择(低l位) LCD背光控制(低1位)

FPGA内部译码信号 输出到外部器件

FF03H F1珊4H
FF20H FF21H FF30H FF40H



触发中断使能(低1位)



采样时钟选择(低6位)

FPGA内部数据选择

高2位:A/D采样时钟选择

器地址

低4位:FIFO存数时钟选择



频率侗期低16位



频率,周期低8位

FPGA内部结果由数 据线送DSP



读FIFO数据(高三位为标志位,

低8位数据)



读显示缓冲区帧标志位(低3位)

3.5 DSP56805主要资源分配

3.5.1 DSP56805存储空阊分配
MOTOROLADSP56805芯片作为系统控制中心及数据处理中心。整个系统 的运转受到它的控制。DSP56805的寻址空间分为程序空间和数据空间,各有 64KW,字长16位【4】。这些存储空间又分为片外存储器和可扩展的片外存储空
间。
程序空间又分为Flash和RAM以及2KB Boot(启动)Flash。128个中断 向量占据程序空间的低端,从¥o到¥7F[4l。其他Flash空间可以用来存放用户程 序。Boot Flash可以用于加电复位时的系统初始化和系统复位,本系统采用此 种用法。
数据空间分为数据Flash和数据RAM。在本系统中,数据Flash用来存放 汉字和字符的字模点阵数据,系统设定的测试条件,以及用户存储的波形或者

电子科教大学硕士学位论文
测试参数值。本系统扩展片外的数据存储空间,采用片外数据空间和片内数据 空间同时使用的模式。下面重点介绍数据空间的分配,如表3—3所示。
表3--3 DSP56805数据存储空间划分

起始地址
0000H

结束地址 容量

07FFH

2KW

用途
DSP内部删

0800H

0BFFH

lKW

保留

0C00H

OFFF7H

lKW

DSP片内外设端口映射

1000H

1FFFH

4KW

DSP内部FLASH,一部分用来存放汉字字模信息

2000H

27FF

2K、V

采样结果存储区,存放从FIFO读入的数据

2800H

2F1下H

2l(W

波形数据处理缓存区

3000H

30FFH

250W

重建波形存储区,存放应显示的250点波形数据

3100H

DFFFH 约43KW

DSP数据RAM存储区

E000H F400H

F3FFH
F7嘲

5KW 1KW

LCD显示映射缓冲区 LCD显示缓存(FPGA实现)

F800H

FEFFH

l 75KW

用户保留

FF00H

FF7FH

128W

外部端口扩展

FF80H

Fn下H

128W

保留

其中外部端口扩展的定义可参见3.4节的表3—2。 3.5.2 DSP56805外部中断的分配

DSP56805有两个外部中断,外部中断A和B,这两个中断都是可以屏蔽 的,他们也允许中断嵌套,使用起来非常方便。
由于示波表每次触发都将启动一次数据采集的更新,要求DSP必须立即对 触发作出啊应,并对数据采集进行控制。在本系统中,把外部中断A用于响应 触发信号,在本文中称为触发中断。
另外,由于FPGA中显示缓存区的容量不足以存放满屏显示数据,满屏的 数据必须分时传送。本系统中把LCD满屏数据分为5帧,DSP按5次分别传

电子科技太学硕士学位论文
送5帧数据给FPGA中的显示缓存区。FPGA在显示缓存区即将被LCD控制器 读空之前必须通知DSP对显示缓存进行刷新。由于LCD控制器按照固定的时 序读取显示缓存区的数据,那么就要求DSP按固定的周期来传送下一帧数据来 更新显示缓存区,并且需要DSP立即响应FPGA的送数通知。采用中断来实现 这类通信最为恰当,所以,本系统把DSP的外部中断B分配给FPGA的显示 刷新信号。中断B在本文中常称为显示中断,它是一个定时中断。

电子科技大学硕士学位论文
第四章示波表各模块的实现
本章将按示波表信号处理流程和系统结构中各功能模块的划分方法,依次 论述输入通道、数据采集和存储、数据处理和波形显示、人机接口一键盘和LCD 显示、频率和周期测量等各个部分。在论述各个部分时,重点讲述各模块的实 现方案,处理器DSP56805对各模块的控制,盼及DSP和各模块的通信机制。
4.1输^通道
4.1.1输入通道的控制 由于示波表允许的输入信号幅度和频率范围都很广,必须经过输入通道对
信号进行适当的变换后才能送给A/D采样。输入通道由信号通道与测量通道两 部分组成。信号通道由输入偶合电路、衰减器、输入保护、跟随器、及控制电 路组成,完成对输入信号的输入偶合方式、信号程控衰减、程控放大、输入信 号电平移位、保护控制及阻抗变换等功能。测量通道由测量驱动电路和标准参 考电路及测量保护电路构成,完成对电阻、二极管等元件参数的测量。这里主 要介绍信号通道,如图4—1所示。

图4—1输入通道原理图
图4-1中除了输入通道控制部分,还包括触发调节控制部分和Y移位调节 控制部分。其中触发调节控制部分括触发耦合方式控制和触发电平调节控制a 处理器通过通道控制字寄存器来程控输入耦合方式、信号放大倍数、信号衰减 倍数、触发耦合方式,它通过两路串行D/A分别程控调节触发电平和Y移位电
平。

电子科技丈学硕士学位论文
本设计利用通用的触发器74HC574作为通道控制寄存器,巧妙的实现了通 道控制部分电路。74HC574有8个同步D触发器,设计中将每个D触发器的 输出与下级D触发器的输入级连。如此,将8个D触发器扩展成为一个8b砖 的移位积存器了。DSP通过两个GPIO端口为移位寄存器提供时钟和数据,发 送8bits的控制字并由D触发器锁存下来。然后,通过通道控制字控制衰减控 制电路、放大控制电路以及耦合方式控制电路中的各个模拟开关或继电器,从 而达到对输入信号的通道控制。
4.1.2示波表幅基的调整
本系统幅基的范围从5mV/div~5V/div,按l一2—5分级方式~共有lO个 等级。对幅基的调节提供了手动和自动两种方式。系统键盘上专门分配两个按 键给幅基调节,~个增加幅基,一个减少幅基。用户可以根据需要手动的调节 这两个幅基按键,阻便在LCD上显示合适幅度的信号波形。用户也可通过按下 AUTOSET按键让系统自动的搜索台适的显示幅基,以便信号波形在LCD波形 显示区里幅度方向显示2~6格。系统对幅基调节的同时,根据当前幅基需要相 应地调节信号的衰减放大倍数。幅基和衰减放大倍数是~一对应的,最大幅基 时输入通道具有最大衰减,最小幅基对通道具有最大放大。处理器根据二者的 关系来调整通道控制寄存器值,由此程控的调整衰减放大倍数,以满足系统的
要求。
上述系统自动搜索幅基的过程称之为自适应幅度控制。它的作用主要体现 在两个方面:
1)在用示波表进行信号测试时,不论进入测试表笔的信号幅度和频率如何, 只要是在测试指标允许范围内,示波表都应在LCD屏上以最佳的显示范围,清 楚地显示所测信号的波形。
2)A/D转换器对输入信号的幅度和频率也是有要求的,当信号幅度很小, 接近其最小量化刻度时(LSB),转换误差会很大,甚至无法转换:当信号幅度 很大时,超过A/D转换器允许的最大输入幅度时,会因为限幅而失真,甚至于 烧毁器件。因此,在将信号送入A/D转换器前,必须对信号进行处理,将信号 幅度调节到适于A,D转换的最佳幅度。
在本系统中它的自动调节幅基的实现过程如下:
由于输入信号的幅度范围可以很大,因此,为了防止对电路中器件造成毁 坏,幅基由5Wdiv开始,这样输入通道可以最大倍数的衰减信号。根据A/D

电子科技大学硕士学位论文
采集到的数据判定波形幅度,如果波形显示的幅度位于2~6格内,那么系统就 选定当前幅基,否则把幅基逐次调低,然后判断,直到找到合适的幅基为止。 如果找不到合适的,系统最后把幅基停在最小幅基5mWdiv处。
4.2数据采集和存储

4.2.1 时基调整和采样速率

由2 1 3节可知,数字示波表时基的调节是通过采样速率的变化来实现的。 那么,由式(1一1),根据示波表的技术指标中时基的变化范围50nsddiv~ 10s/div,可以推算出示波器时基和采样速率的关系如表4—1所示。

本系统LCD屏上波形显示区为250X200点阵,水平方向分为10大格,每 格显示25个采样点。由于本系统中存储深度为2KJ3,用于显示一屏的波形, 那么N设定为200,LCD屏上水平方向每大格对应的取样点数是200,此时FIFO 中数据每隔8点取一点用于显示。这样如下好处:可以充分利用存储器的2KB 深度。比如,当锁住波形,即示波表处于STOP状态时,进一步调高时基来展 开波形时,可以利用存储的数据,在存储的数据中每隔4点取一个,或进一步 每隔2点取出一个,直到需要插值处理为止。

水平扫描时基(/div) 50ns(插值) 01 u s(插值) 0 2 p s(插值) 0 5#s(插值) 1 p s(插值) 2 u s(插值)
5“8 10Ⅱs 20 u s 50p s 0 1mg 0 20tts 0.5 ras

表4—1水平扫描时基与采样速率

系统的采样率(S/s) 40M(20点)

水平扫描时基(肺v)
1ms

40M(40点) 40M(80点) 40M(2,30点> 40M(400点) 40M(800点)
40M 20M 10M 4M 2M 1M

2ms 5ms lOms 20ms 50ms 0 1s 0.2s 0 5s
ls 2s 5s

nOOk

10s

系统的采样率(s,s)
200k 100k 40k 20k 10k
4k 2k 1k 400 200 100 40 20

电子科技大学硕士学位论文
上表中“插值”是指系统设定在当前时基以及由当前时基决定的系统采样 率时,如果要恢复信号波形,并显示在LCD上,就需要在采集获得的数据基础 上进行插值。表中的系统采样速率是示波表在测量时,根据当前状态下示波表 设定的水平扫描时基来程控调节的。上表中系统采样速率等于FIFO的写入速 率,它不同与AfD采样率,它是通过处理器改变FIFO存储器的写入时钟来实 现的。在这里有两种情况需要说明:
1)自动设定(AUTOSET)功能
系统通过对采集到的输入信号进行分析,然后自动调节示波表水平扫描时 基、垂直扫描幅基等等系统测量参数,以便系统更好的捕获信号参数,更好的 恢复和显示信号波形。处理器先从测频测周模块获得输入信号的频率信息,通 过输入信号的频率计算出当前信号频率下示波表适当的扫描时基,设定示波表 在该时基下测量,然后系统再根据设定的水平扫描时基自动调节FIFO存储速 率(即写入速率)和A/D采样速率,此后系统就工作在新的时基下了。根据输 入信号频率来自动调节示波表的扫描时基遵循的原则是:存储器中采集到并用 于显示的信号波形数据要便于用户完整的观测。在本系统中为了满足这个原则, 要求在LCD屏上显示的周期信号的波形达到2~6个周期。下表是输入信号频 率和系统水平扫描时基之间的关系列表。
表4—2输入信号频率和时基关系

输^信号频率(}k) 4M-10M 2M叫M lM一2M 400k-1M
200k_400k 100k一200k
40k.10啦
20k-40k 10k-20k

水平扫描时基(/div’ 50ns(插值) 0l u s(插值) 0,2p s(插值) 0.5“s(插值) 1 u s(插值) 2u s(插值)
5u s 10 9-s 20 u s

输入信号频率(№)
4k,10k 2k_4k lk-2k 400—1000 200-400 100-200
4肛100
20"40
10枷

水平扫描时基(腼v)
50 u s 0 l吣 0.20ms
0 5毗

1毗
2ms 5=s toms
20ms

从表中可以看出,用AUTOSET自动对系统的水平扫描时基的调节范围是 50ns/div~20ms/div,信号频率从10Hz~10MHz。当时基设定在50ms/div阱上 时。示波表进入ROLL滚动显示模式。

电子科技大学顼士学位论文
2)用户手动调节时基
LCD屏上会显示当前的扫描时基,用户操作键盘中分配了两个专门用于对 时基实行增减操作的按键,用户通过这两个键可以任意的调节系统的水平扫描 时基。当然,系统在重新设定系统的水平扫描时基的同时会对FⅢo的存储速 率(即写入速率)和A/D采样速率作相应的调整。
4.2.2采样速率控制的实现
模拟输入信号经过信号调理以后送给AD进行AdD变换,A/D转换后的数 据送给FIFO存储,系统根据需要读取FIFO中的数据进行处理。对系统采样速 率的控制可以通过控制AdD采样时钟或者FIFO存储速率来实现。
4.2.2.1 A/D采样时钟的控制
由表4一l可见,采样速率的控制档级多达18级,最低低于IKHz,而本 系统采用的AdD器件TLC5540最小转换速率是10KHz,所以通过控制它的采 样时钟来控制系统的采样速率是不可能实现的。
但是,经过分析TLC5540在不同采样时钟下的信噪比特性,可以发现 TLC5540在相对较低的采样时钟频率时具有较高的信噪比和较多的有效数据 位,所以采用分级时钟控制能获得较好的信噪比。所以,可以在TLC5540的典 型工作时钟5MHz~40MI-Iz范围内程控地调节AfD的工作时钟,以充分发挥 AdD器件的工作特性,使其尽可能的为后继模块提供具有较高信号,噪音比的数 据。AdD采样时钟共分四级:40MHz、20MI-Iz、10MHz、5Mt'Iz,通过FPGA
中的AD采样频率控制模块调节AdD采样时钟频率,如图4—2所示。
处理器DSP56805给AD采样频率控制模块分配了控制端口0xFF04,它锁 存DSP根据系统设定的时基而发来的AdD采样时钟控制字,采样频率控制模 块根据控制字选择输出AdD的采样时钟频率,如表4—3所示。

电子科技太学硕士学位论文

A,I)CLK

图4—2 A/D采样时钟控制

表4—3时基、A/D采样频率、频率选择控制字


l水平扫描时基范围 A/D采样频率 频率选择控制端口0xFF04值



l 50as~Stts
l 10us

f 20us~0lnls



>0 lms

40MHz 20MHZ lOM}王z 5MHZ

00



01



10



lI



4.2.2.2 FtF0写入速率的控制

多达20级的系统采样速率控制难以通过调节A/D采样时钟来实现。本系 统中把采样速率的调控交给FIFO采样控制器来实现。FIFO采样控制器在FPGA 中实现。

FIFO采样控制器控制FIFO存储器的数据写入速率,从而对来自A/D转换 后的数据进行二次采集。由于用于数据处理的数据来源于FIFO存储器,所以 FIFO存储速率最终决定了输入信号的采样速率。由于FIFO的写入速率几乎不 受限制,那么系统的采样速率通过FIFO写入频率来实现,这样就可以达到不 同时基对它的要求,从而在FIFO中采集到当前时基设置下的有效数据。

FIFO采样控制器由时钟发生器,控制字锁存器以及输出时钟选择器构成, 实现框图如图4—3所示。为了处理器能更有效的利用数据,FIFO的存储时钟 设计必须满足示波器时基变换的规范,即时钟级间满足l、2、5的分频关系, 需要产生多达20个时钟输出。

电子科技太学硕士学位论文

圉4—3 FIFO采样控制器
DSP根据示波表设定的水平扫描时基,选择当前所需要的FIFO存储速率, 将相应的控制字写入采样控制字锁存器(被分配为内存映射端口OxFFl0),输 出时钟选择器根据输入的控制字输出相应的时钟信号到FIFO的写入时钟端, 实现对FrFO存储速率的控制。时基、控制字值、存储速率三者关系如表4—4
所示。

表4—4时基、FIFO采样控制端口值、FIFO存储时钟关系

水平扫描时基
(,div)

FIFO采样控 制寄存嚣 0r,Ffl0值

FIFO存储时钟
(}k)

水平扫描 时基(tdiv)

FIFO采样控制 寄存器OxFFIO 值

FIFO存 储时钟
(I-k)

50ns(插值) 0 lus(插值)

ox00 40M(20点)

lms

0x00 40M(40点)

2ms

Ox07 0x08

200k 100l(

O 2 gt s(插值)

0x00 40M(80点)

5ms

Ox09

40k

0.5 u s(插值) 1 H s(插值)

0x00 0x00

40M(200点) 40M(400点)

10m
20ms

0xoa Oxob

20k 10k

2 u s(插值)

0x00 40M(800点)

50ms

0xoc

4k

5”s

Ox00

40M

0.Is

Oxod

2k

10p S

0xol

20M

0 2s

0xoe

lk

2011 s

Ox02

10M

0 5s

0xof

400

50扯s

0x03

4M

ls

OxlO

200

O 1ms

0x04

2M

28

Oxll

100

0 20ms

0x05

lM

5s

0x12

40

0 5ms

0x06

400k

los

Oxl3

20

40

电子科技大学硕士学位论文
4.2.3 FIF0存储器的设计实现
FIFO存储器是~个有两个端口(输入口和输出口),并按先进先出的顺序 来存放数据的存储器,也就是写入到FIFO输入口的第一个字将是可以在输出 口被读出的第一个字,接着便是第二个字等等。输入口和输出口的工作彼此是 独立的。FIFO存储器常用在高速数据采集和低速的数据处理之间,起数据缓冲
器的作用。
4.2,3.1 Fl FO存储器的设计实现 在本系统中F砰O用来存放高速AiD采集的输入模拟信号的波形数据,系
统根据需要选取FIFO中的数据进行处理,以便更有效地恢复波形和计算波形 参数。
FIFO存储器~般有如下三种实现方案:
1)通用FIFO集成电路 这种方案实现的FIFO使用不灵活,不能满足示波表对FIFO的特殊要求。 而且增加器件数量,会增大系统布线难度,会增大系统体积。
2)采用通用的存储器件RAM扩展成FIFO使用
由于通用RAM多数都是单端口器件,实现双端口异步读写FIFO难度 较大。 3)采用FPGA内部双端口块RAM资源设计FIFO

由于系统选用的FPGA XC2S50内部有4KB的双口RAM以及其他大量的 可编程资源,可以灵活的设计FIFO,以便达到示波表的特殊要求。此外,FPGA 设计灵活,易于修改,将系统许多功能集成在单片以内,可以降低系统的体积、 功耗、布线难度以及器件成本。所以,本系统采用FPGA来实现FIFO。
但是,该方案受到目标芯片资源的限制,为系统升级成为深存储数字示波 器设置了瓶颈。不过,由于本设计侧重于示波表的便携性能,对存储深度要求 不高,所以这种方案适合本系统的设计。
为了数字示波表采集到的波形数据始终是最新的,这就要求FIFO存储器 既能工作在触发模式下,又能工作在循环采样模式下。当系统没有检测到触发 信号时,FIFO工作在循环采样模式下,它不停地循环采样,数据从FIFO第一 单元开始写入,直到写到最后单元,下一个数据又从第~单元开始,循环往返 地执行写操作,如图4—4中环形FIFO所示。当系统检测到触发信号时,TIFO
4l

电子科技太学硕士学位论文
工作在触发模式下,它将触发时刻采集到的数据点作为触发点,根据触发延迟量 锁定读FIFO的起始单元,将HFO读指针移动到读起始单元,FIFO写指针不变, 数据继续写入FIFO中,直到FIFO写满,FIFO写满后就不能再往里写入,直到 FIFO中数据被读空后才再次启动写操作,此后FIFO进入循环写模式,直到下一 次触发被检测到。
这样的要求就使得本设计中的FIFO需要同时具有常见的两种FIFO结构, 即桶型FIFO结构和环型FIFO结构。这两种FIFO结构的工作模式如图4—4所 示。

鬻糟豺
国一赣撞针 ÷专 黼

拜薏瞬rF0孵梅

图4—4 FIFO的工作模式
桶型HFO的读写指针受到FIFO存储深度的限制,当FIFO写满时,FIFO 停止写数据的操作,直到读指针指到FIFO底部即将把FIFO读空时,读写指针 复位到FIFO顶部开始新的一轮数据采集。环型FIFO的读写操作不受FIFO存储 深度的影响,写端口循环的将数据写入存储区的各个单元,同样读端口也只是循 环的将连续单元的数据读出,FIFO的空、满标志位由读写指针的相对位置来产 生。不难看出,FIFO工作在触发模式时,以桶型结构工作,而工作在循环采样 模式下时,以环型FIFO结构工作。
考虑到循环采样模式读写端口的控制相对简单,而每次触发模式的开始和结 束均需要有较复杂的逻辑控制,系统将环型结构设计为FIFO工作的常态,每次 触发模式的数据采集由DSP发起,FIFO控制器判断出一次数据采集结束后自动 将FIFO回复到环型结构下工作。在此,FIFO控制器通过对双端口块RAM读或 写端口的开关来控制FIFO的工作进程。FIFO控制器对FIFO读写端口控制的状 态机如图4—5所示。表4—5、4—6描述了FIFO控制器状态机各状态的含义。

42

电子科技大学硕士学位论文

r伊匹霹龋口被器执
图4—5 F西O读写控制状态机

表4—5 FIFO写端口状态描述

状态名称

状态描述

循环写数

FIFO默认的工作状态,在该状态下FIFO写端口使能信号WEN常开, 采样数据连续写入FIFO连续的存储单元。当DSP响应触发中断后退出该 状态(DsP向FF00单元写入触发提前量)。

锁存当前 写指针

DSP地址总线FF00有效后,系统立即进入该状态,写端口控制器锁存 当前写指针并根据触发提前量计算写指针的停止位置,其后,系统进入连 续写数状态。

连续写入

此状态中FIFO连续的将A/D采样数据写入FIFO存储单元,直到写指

数据

针到达前一状态计算所得的写指针停止位置,系统进入下一状态。

等待

当FIFO中写满2KB数据后,写指针停留在结束位置,写使能WEN关 闭,直到读端口将FIFO读空,系统自动进入循环写数状态。

电子科技大学硕士学位论文

表4—6 FIFO读端口状态描述

状态名称

状态描述

循环写数

F匹O默认的工作状态,与写端口循环写数状态相对应,在该状态下 FIFO写端口使能信号WEN常开,读端口也常开。DSP可随时从FIFO 中读取数据。当DSP响应触发中断后退出该状态(DSP向OxFF00单元 写入触发提前量)。

计算读数

该状态下,控制器根据DSP送来的触发提前量和当前写指针计算读

起始点

数起始点。

等待

为了保证控制器得到正确且稳定的指针,并避免前一次结束指针对 本次操作的影响,系统等待4个系统时钟。

钥始化读指针

当系统计算的读指针起始点稳定后,系统初始化读指针。

DSP读数

系统等待FIFO写满后,就可以连续的从FIFO取走1K*16bits数据,



直到DSP将FIFO读空后,系统自动回复到循环写数状态。

4.2.3.2 DSP对FI FO读写操作的控制
在系统没有检测到触发信号时,FIFO工作在循环模式,采集的数据循环写 入FIFO中。一旦,系统有触发信号产生,系统就产生触发中断信号并送到 DSP56805的外部中断B引脚,DSP响应该中断,在中断服务程序里,根据系 统当前设定的水平扫描时基和触发延迟量可以计算出触发提前量,DSP向 0xFF00端口单元写入触发提前量。在触发事件发生时FIFO采集到的数据单元 被设定为触发点数据单元。FIFO控制器接收到触发提前量后就锁定该次触发下 应该读取FIFO中数据的起始点,FIFO写操作继续,直到写到之前锁定的起始 点处时FIFO写操作停止,参看图4—6。在这期间,触发中断被屏蔽掉。等到 FIFO中数据被读空后,FIFO重新进入循环写模式,循环写操作到达前次触发 的触发点数据单元时,允许系统打开被屏蔽的触发中断,可以响应下一次触发。
通过如上的控制过程,系统保证了每次触发时获得的数据都是最新采集的 数据。同时,系统可以得到触发点前后的数据,以便恢复和分析触发点前后信 号的波形,这一点是模拟示波器不能做到得。
示波表通过以上的机制来实现预触发的功能,让用户可以得到触发点前和
后的波形。
用户可以通过调节触发延迟量来灵活的调节触发点前和后显示的波形比 例,本系统触发延迟量的调节范围是10%~90%。触发提前量与触发延迟量直

电子科技大学硕士学位论文

接相关,成近似的比例关系。触发提前量是触发延迟量在FIFO存储器中的反映。 触发提前量Tb定义为触发延迟量Td对应的LCD波形时间宽度内FIFO采集到 的数据量。参看4.3.3节,系统在设定时基为不需插值的情况时,由于FIFO采 集的数据按照每8点抽取一点的规则用于LCD波形显示,那么

"Fb=Td X8

(4—1)

当然计算触发提前量时还需要考虑触发中断响应延迟。即,从产生触发信号 到DSP响应触发中断并送出触发提前量,FIFO在这期间采集到的数据点数应该 增加进触发提前量的计算结果中去。

1用W—嗣啊『I●‘’



j8

。‘

’督睡翻跨蝗缝盘


:擞

图4—6触发与FIFO的读写
4.3数据处理和波形显示
4.3.1波形恢复一抽取和插值
将采集的波形数据读出并显示,由于存储器一般深度远大于显示屏所需的数 据个数,因此所采集的数据并不全部送去显示,而是采取等间隔抽取方式。
等间隔抽取数=里墨25茎0塞(4--2)
对于本系统,有如下几点说明: 1) 记录长度在本系统中等于FIFO存储容量2KB。 2) 本系统波形显示区为250*200点阵区,显示一屏波形需要250个数据
点。
3) 当在LCD一屏时间内采集到的数据不能存满FIFO存储器时,按实 际采集的点数计算抽取间隔。

电子科技太学硕士学位论文
在抽取前还需根据触发脉冲信号对应的数据单元,以及设定的触发延迟量 (即“预触发”点),计算出所需抽取数据的第一个单元地址,然后等间隔抽 取。在抽取期间,应确保未被抽取的存储器单元的数据不被J;64新。
当示波表工作在RUN状态(即波形要求不断刷新)时,波形数据不断被 采集更新,这时调节水平扫描,那么数据采集速率也会相应调整。对于大多数 系统设定的时基,LCD一屏的扫描时间里FIFO存储器都能采满2K,此时每隔 8点抽取一点。在其他较小时基时,LCD一屏的扫描时间里FIFO存储器不能 采满2K,这时就需要在采集的数据里进行插值,插值后的总点数超过250点的 再按抽取规则抽取,然后再送去显示。插值方案如表4—7所示。
表4—7系统时基与插值方案

水平扫描时基(/div) 50ns(插值) 01 u s(插值) O 2u s(插值) 0.5 p s(插值) l u s(插值) 2 u s(插值)
5Us 10u s

插值方案 由20点插出250点 由40点插出500点 由80点插出1000点 由200点插出2000点 由400点插出2000点 由800点插宙2000点 不需插值,隔8点取1点 不需插值,隔8点取1点

系统的采样率(Sa/s)
40M(20点) 40M(40点) 40M(80点) 40M(200点) 40M(400点) 40M(800点)
40M 20M

当系统工作在STOP状态(屏幕波形不再刷新,处于锁定状态)时,数据 采集停止,此时如果扫描时基被减小,等间隔抽取数贝q应根据水平扫描时基被 减小的倍数来重新计算,当扫描时基减小到一定档级时,将会出现无间隔抽取
(以下将这一抽取方式简称“抽取规则”),进一步减小水平扫描时基,就需 要进行插值了。如果此时增大扫描时基,那么很明显,一屏LCD波形的时间宽 度加倍了,那么原有的数据不够显示当前时宽,此时根据时基调整比例把原有 波形往波形显示区中央压缩。

电子科技大学硕士学位论文



可变数字时基按l,2,5分级变化,在不同的数字时基和采样速率下,一 屏波形时间内的采样点数不同,可能少于250点,这时需要将其点数插足至每
屏250点。

本系统采用如下的插值方法:

首先根据采样得到的数据点划分等间隔小区间,每个小区间使用三个采样 数据作为插值节点数据,然后利用二次拉格朗日函数进行插值。

虽然在采样信号点数少时,重建信号波形不是太理想,但是插值结果完全 可以达到设计样机的要求。

4.3.2用数据点显示信号波形

在LCD屏显示一屏波形时使用250个数据点。但是,如果只是在LCD 上的相应位置打出点来,那么波形看起来不是连续的.而是一个个的离散点, 况且波形看起来会很淡,不太清晰。可以采用很多方法根据数据点在LCD屏上 描出连续的信号波形来。下面列举三种方法:

1.

根据每个数据点及其在250个点中的位置,可以先在LCD屏上打

出摺应的点。即通过各点的(x,y)坐标可以让LCD屏上该点对

应的数据单元bh置为l。其中x表示LCD屏上菜点的横坐标,Y

表示纵坐标。然后,在两相邻点间画出一条竖线。画竖线时以当前

点之后~点的位置为竖线起始点,即采用后一点的横坐标为竖线的

位置,后一点和当前点的纵坐标之差为竖线的长度。把250个数据

点在LCD屏上打出来,并且画好两点间的连线后,此时LCD屏上

显示出清晰的信号波形。

2.

在两点间描线时采用两点各描一半的方法。即,分别以当前点和其

后一点为起始点画出两条竖线,竖线的长度为两点纵坐标之差的一

半。

3.

前两种方法显示的信号波形都比较细,如果要显示较粗的波形,可

以在第2法的基础上进行改进。即,分别以当前点和其后一点为起

始点画出两条竖线,竖线的长度为两点纵坐标之差。
本系统中一般采用j一疑/期’方法1来显示连续的波形,因为方法2显示的连续

波形看起来不太光滑。当需要显示较粗的波形时采用方法3。

47

电子科技大学硕士学位论文
4.3.3 LCD显示缓冲区的设计
本系统采用分辨率为320*240无灰度的单色图形点阵LCD显示器,LCD 显示占用的存储区的大小可由此计算得出为:320'240/8-。)600B(9.375KB)。
通常的系统中都会采用通用RAM芯片作为显示数据缓存。参看3.3.4节,
由LCD接口时序可以看出LCD需要持续不断的数据供给,而LCD显示数据又 需要处理器不断刷新,系统必须引入两片单口RAM,还需要设计复杂的RAM 控制器来实现两片RAM的PING.PANG切换。这样不仅没有充分的利用FPGA 大量的可编程资源,两片RAM的定义和时序控制都非常复杂。
本系统采用FPGA内部双口块RAM来设计实现LCD显示缓存。XCS50 芯片内置8个双口块RAM(DUELPORTBLOCKRAM)单元,每个单元包含 4KB存储单元和两套完全独立的寻址端口。系统设计中将其中2KB存储单元 作为显示数据缓存区,它映射到DSP数据存储区的F400H~F7FFH部分。另外 2KB分给FIFO存储器。
采用FPGA内部双口块RAM来设计LCD显示缓存区后,由于缓存区两个 端口完全独立,系统就可以利用它来完成数据的异步读写,方便地实现显示数 据刷新和不问断地往LCD送数同时进行,保证了显示数据的不断刷新以及LCD
显示在时间上的连续性。
另一方面,显示缓存区各个端口可根据需要灵活地配置成读、写或读写端 口,数据宽度也可根据需要自行定义。通过将写端口数据宽度定义为16bits而 将读端口数据宽度定义4bits,自动的完成了16bits DSP数据总线到4bffs LCD 显示器数据总线之间数据格式的转换。
但是,LCD显示一整屏需要9,375KB的数据,2KB的显示缓存并不能完 全满足要求。系统分配了数据存储空间0xE000~O心3FF这5KW,即10KB的 空间用来存放LCD显示所需的9 375KB的数据,DSP处理完采集到的数据后, 根据LCD显示的需要先更新该数据存储区。这10KB的数据区配合FPGA中设 计的2KB显示缓存区,系统可以让LCD稳定地显示。系统将9 375KB数据分 为5帧来处理,FPGA以中断方式向DSP提交送数申请,DSP响应申请后一次 性从10KB的数据区传送1/5屏的显示数据给2KB显示缓存区,LCD控制器反 复地传送数据给LCD,同时DSP根据需要不断的刷新10KB显示数据区的内容。 由于该实现方案对系统中每个模块的功能和时序都有清晰的定义,使得系统的 设计变得简单而稳定。
48

4.3.4 LCD驱动器

电子科技大学硕士学位论文

根据LCD驱动的时序要求,LCD驱动器首先需要为LCD提供FRM、CLl 以及CL2这三个基本控制信号。由于这三个信号都是标准的频率信号,系统只 需由系统工作时钟分频得到相应的频率信号,然后调整三者之间的相位关系即
可。
如图4—7所示,COUNTI、COUNt2、COUNT3以系统提供的5MHz的 工作时钟为基准四分频得到CL2,CL2经80分频得到CLl,CLl再经过240 分频得到FRM。
LCD控制器对于显示数据的控制集中在对2KB显示缓存的控制。它根据 驱动信号CL2来确定显示缓存区读端口的地址,当2KB送给LCD的显示数据 将要送完之前,它向DSP提交显示送敷中断,告之DSP该发送下一帧的数据。 DSP响应显示中断后,先获取显示帧信息,然后将对应的显示数据连续写入2KB 显示缓存映射的F400H-F7FFI-I数据存储区。

图4—7 LCD驱动器结构图
4.3.5显示方案的评析 由于定时显示中断的引入,DSP定时地响应显示中断,这必定会定时地打
断DSP原有的数据处理流程,引入资源占用律Poe来表征定时显示中断对DSP 工作时间的占用率。Poe由一次显示中断响应内1KW显示数据的传送时间t, 与两次中断的间隔时间ti。的比例来计算:
49

电子科技大学硕士学位论文

P。。:i:!些丝±生!

(4—2)

t.。

i。

当DSP内部工作频率为80MHz时,DSP外部总线写周期tw一56ns,读周期

tr-≈42 6ns.中断间隔时间为32ms,Poc<5%。[141考虑到此操作并未增加DSP其

他负担,这样的安排基本上是合理的。同时,由于定时中断的存在为DSP提供

了时间基准,从而取代了DSP对内部定时器的需求,该方案从另一个角度节省

了系统资源。

4.4人机接口

4.4.1键盘

大量的嵌入式产品,比如微波炉、传真机、复印机,等等,依赖键盘或者 小键盘接口用于用户的输入。键盘可以用来输入数字型数据或者选择控制设备 的操作模式。常用的键盘从接口原理上可分为编码键盘与非编码键盘。通用微 机系统中使用编码键盘,单片机及专用微机系统中使用非编码键盘。这两种键 盘的主要区别是识别键符及给出相应键码的方法。编码键盘主要是用硬件来实 现对键的识别,非编码键盘主要由用户软件来实现键盘的定义和识别。本系统 采用非编码键盘,这样可以减少系统体积,同时降低系统成本I”J。

本系统提供友好的用户界面,提供多达20个操作按键,操作十分方便,用 户可以灵活地操作系统,系统自动地根据用户的操作进行测试和显示。

本系统采用4×5矩阵键盘,把20个按键按4列5行结构排列布线,每一

行由一个输出端口的一位驱动,而每一列由一个上拉电阻供给输入端口一位。

K11

K】2

Ⅺ3

KH

—3V—-C==H
。t霜 ’P“ H .C.I.-.11.JL
广o

3 3V
。厂.o...¨ .L

3 3V
。 ’l广 —舌.o..孟 .“ ..jL H



3 34'

。亘1


_K(

’产“ 广.r.旬o..左.“.L

.r.旬..右..JL


严* -广吣“ E—NJT二ER

..F..1..JL -K(

。p“ 广』oL“

.,F.3...JL


p蛔 -p¨ ...F.4...L

V., ..D.I.VJL+





H ’p“ V.,.D.I.V.一JL
广o

S., ...D..I.V.】十L


一¨ -P“ S., ...D.I..V.一1L

RUN..坞 ....T.LoP





’广^ 厂o“ -厂。一 -f_o¨ AU.T.o..S.EJL T SAVEIPI≈-IlqT

.......L

......JL





图4—8示波表键盘原理图

电子科:挠大学硕士学位论文
图4—8中,K11~K14作为扫描输入端,K01~K05作为扫描输出端,他们 都直接接到MOTOROLA DSP56805的GPIO端口线上。分配DSP56805的GPIO PD0~PD3与K11~K14相连,GPIO PB3~PB7与K01~K05相连。
本系统中对按键的判断采用软件来避开抖动的影响。DSP对键盘使用定时 查询方式,即按有规律的时间间隔查看键盘矩阵,以确定是否有键按下。一旦 处理器判定有一个键按下,键盘扫描软件将避开触点抖动并且判定哪个键被按 下。每个键被分配~个称为扫描码的唯一标识符。应用程序利用该标识符,根 据按下的键来判定应该采取什么行动。在图4—8中,“S/DIV+”键是时基调 慢键,每按下一次,时基就调慢一级。“S/DⅣ一”是时基调快键,每按下一 次时基就调快一级。“V/DIV+”和“V/DIV一”是幅基调节键,用于调太幅基 和调小幅基。 “AuT0sET”键用于根据输入信号的幅度和频率自动地调整示 波表的时基和幅基。按键F1-F4是菜单操作时的功能选择键,“ENTER”键是 确认键。对于其他按键本文不再赘述。
在初始化阶段,所有的行(输出端口K01~K05)被强行设置为低电平。 在没有任何键按下时,所有的列(输入端口K11~K14)将读到高电平。任何键 的闭合将造成其中的一列变为低电平。为了查看是否有~个键已经被按下,微 处理器仅仅查看任何一列的值是否变成低电平。一旦微处理器检测到有键按下, 就需要找出是哪~个键。该过程相当简单。微处理器仅仅在其中一行上输出一 个低电平。如果它在输入端口上发现了一个0值,该微处理器就知道在所选择 的行上产生了键的闭合。相反,如果输入端口全是高电平,则被按下的键就不 在那一行,微处理器将选择下一行,并重复该过程直到它发现了该行为止。一 旦该行被识别出来,则被按下键的具体的列可以通过锁定输入端口上唯一的低 电位柬确定。微处理器执行这些步骤所需要的时间与最小的状态闭合时间相比 较而言是非常短的,因此它假设该键在这个时间间隔中将维持按下的状态。
为了避开触点抖动的影响,在采用定时的显示中断作为定时信号扫描时, 如果有键按下,那么只有当6次扫摧的结果一样时才认定该键被按下有效。显 示中断信号是周期为3,3ms的周期信号,利用它作为扫描定时信号非常合适, 同时也节约了DSP56805的定时器资源。根据大约10ms的触点抖动时间,那么 在6次定时扫描,即大约20ms的时间里.如果扫描结果一致,那么当然就避 开了触点抖动的干扰。同理,按键释放时的抖动也采取同样的处理方法。图4 —9是按键识别处理模块的软件流程图。

电子科技大学硕士学位论文
图4—9按键识别软件流程图
本系统不支持两个键被同时按下。当有两个键同时按下时,只有编号较小 的一个按键会被检测到,并且,只有当按下的键都被释放以后才允许扫描程序 判别新的按键。本系统键盘软件模块支持对被按下键的闭合状态的持续时间的 计时。当你打算递增或递减一个参数(也就是一个变量)值时,该功能是非常

电子科技大学硕士学位论文
有用的,此时不必重复按下或者释放该键。当某个键的闭合状态持续时问超过 某限定值时,可以启动相关参数或变量的递增和递减过程,实现连续按键的控 制,而不必反复按下和释放该键。
4.4.2 LCD显示的菜单界面 菜单界面突出了简洁、实用、便于操作的特性。
图4一10菜单界面
如图4一lo所示,本系统把nox240的液晶屏分为四个部分。最上端是示 波表系统设定的系统参数,包括时基和幅基。中间为波形显示区,采用橱格显 示,占用250×200点阵空间。波形显示区除了显示波形外还会显示触发标志和 零电平标志。屏幕右边是信号的测试参数,包括峰峰值、频率和周期。在屏幕 最下角显示操作菜单,菜单采用最大两级菜单,即主菜单可以包含一级子菜单。
4.5触发的设计和实现 4.5.1触发信号的产生
触发硬件模块可程控选取触发输入耦合方式和触发斜率,还可以调节触发 电平,以便提供有效的触发信号。
触发信号来源于信号本身(内触发)或外触发输入端,由于这些信号不一 定是规则的方波或脉冲,所以,在将这些信号输入FPGA之前,需要通过比较

电子科技大学硕士学位论文
电平对他们进行整形。整形之后的信号即可FPGA内部形成各种触发形式的信 号并进行选择,然后送往DSP以等待回应。
DSP根据自动设置或用户选择的触发电平值产生对应的控制字,控制字送 往串行D/A转换器(14461)产生对应的比较电平,即触发电平。输入信号通 过与触发电平进行比较,达到触发条件时就产生触发信号。产生的上升斜率触 发信号和下降斜率触发信号经由FPGA中的二选一电路送给DSP。由于DSP 通过中断来响应触发信号,为了防止频繁的触发产生频繁的中断,DSP就对 触发信号进行开关控制。即,在本设计中,DSP通过向FPGA发送触发使能控 制字(分配0xFF03端口)来决定FPGA是否发送触发中断。 4.5.2触发的响应
每一次触发就会对数据的存取产生影响,进而产生一个新的存储记录,信 号的波形就会刷新~次。
DSP响应触发信号产生的触发中断,根据系统设定的触发延迟量计算出触 发提前量,然后送出触发提前量给FIFO控制器。FIFO控制器在收到触发提前 量以后,根据当前写指针的位置,利用触发提前量设置该次数据采集写指针的 结束位置,以及记录中读指针的起始位置。通过对FIFO读写指针的控制,系 统实现了对该次触发的响应,即对数据的存取进行了更新。
4 6频率和周期的测量
4.6.1 频率/周期测量模块的FPGA实现
本系统采用电子计数法测量信号的频率和周期。
频率,周期测量模块在FPGA中实现,该模块大体上由四个模块组成。其中, 分频器单元负责利用40Ml-lz系统工作时钟得到2.2节中提到的100Hz测量门限 和IOKHz计数脉冲:频率测量单元负责测试信号频率;周期测量单元负责测试 信号周期;数据选择单元根据测量所得的结果自动选择将频率或者是周期测量 结果存储到相应存储单元供DSP访问。频率/周期测量模块系统框图如下:

电子科技大学硕士学位论文
图4—1 1频率/周期测量模块系统框图
测频单元以一个由24位D触发器组成的加法计数器为核心单元。测频单 元和测周单元的原理基本相同。mode—select为高电平时,意味着当前信号频率
低于1Ⅺ{z,测周单元输出结果有效。反之,mode.select为低电平时,意味着
当前信号频率高于IKHz,测频单元输出结果有效。 4.6.2测频测周数据的处理
示波表的测频测周模块是在XILINX FPGA中实现的,它对信号的频率和 周期作测量,结果放在DSP外部数据端口单元中。由于测量结果共24位,系 统分配两个端口单元OxFF20和OxFF21给测频测周模块用于存放结果数据。其 中,OxFF20端口放24位结果的低16位,OxFF21端口低8位放24位结果的高 8位。另外,0xFF21端口的最高位定义为频率或周期判断位,1表示当前为测频 结果,0表示当前为测周结果,必便DSP正确处理测频或测周结果。
翌啪鎏虱剐i黧舅 DSP对测量数据的处理过程如下图所示:
从数据端口读 出;受I重结枭
图4一12测频和测周数据的处理流程
数据处理时保证最少三位有效数字,处理误差限定在有效数字最低位±1, 确保了数据处理过程带来的误差≤%1。
通过输入不同频率信号,观察和分析LCD频率显示结果,验证了测频测周 部分达到设计要求。

电子科技大学硕士学位论文
第五章DSP软件的设计jfI:1实现
5.1软件系统框架
软件设计是本机的核心,要提供良好的人机界面,组织协调完成众多的测 量任务,其工作量比较大,所以在设计时我们将软件层次化,按模块化设计, 细化为各功能单元。
示波表软件设计为三个层次:用户界面层、内核层、硬件接口层。如图5
一l所示。
用户界面层提供良好的人机界面,有效组织示波表庞杂的测量功能,完成 人机对话,便于操作。内核层接收用户界面层传输的用户指令,并进行分析, 然后按照任务选择相应的功能模块,并将测量任务分解成一系列测量电路控制 指令,送硬件接口层处理。硬件接1:3层接受内核层传来的任务,直接控制硬件 电路完成测量功能,或者和硬件电路交换数据。
用户界面层
内 核 层

硬件接口层

图5一l软件层次结构图

电子科技大学硕士学位论文
另外,内核层接收和响应外部中断,执行中断服务子程序,并通过硬件接 口层和相应的硬件电路进行对话。
本系统采用MOTOROLA公司的16嵌入式处理器DSP56805作为核心处理 器,由于该处理器集成了丰富的资源,强调片上系统SOC,可以把它看成运算 速度特别快的单片机[41。在单片机的开发中推荐使用嵌入式实时操作系统 RTOS,所以可以考虑在DSP56805上运行RTOS,那么层次化设计软件结构就 显j导尤为必要。遗憾的是,由于时间有限,本系统没有实现在DSP56805上运
行RTOS。
5.2软件的实现
本系统采用前后台系统的设计方法进行程序设计。在前后台系统中,后台 行为是一个无限循环,循环中调用相应的函数完成相应的操作;前台行为是用 中断来处理随机事件。后台也可以叫做任务级,前台叫做中断级。后台程序逐 个检查每个任务是否具备了运行条件,逐个完成相应的操作【”。时间要求苛刻 的操作肯定采用是靠中断完成的。在中断服务程序中置位一个事件发生了的标 志,然后退出中断,待后台程序运葺亍到检查这个标志的时候,才能完成事件处 理,再将事件发生标志复位。如果把事件处理也放在中断服务中,中断复位程 序就会变得特别长,影响后来得中断或其他中断。与前后台系统对应是使用 RTOS的系统,这种系统的实时性很好。但是,由于前后台系统实现较简单, 也没有额外的RAM/ROM开销,考虑到时间原因本系统没有采用RTOS实现方
案。
5.2.1后台行为
本系统软件的主函数流程如图5—2所示。 本程序循环检测按键,根据按键信息控制程序的执行方向。其中,初始化 模块执行DSP片内寄存器初始化、程序中全局消息变量初始化、DSP片外外围 器件初始化、示波表测试条件初始化等等。键值散转模块根据提取出的按键键 值转向相应的处理模块。当某次键盘扫描到无键按下时程序转向DefauR函数模 块执行。
57

电子科技大学硕士学位论文
图5—2主函数流程
初始化模块涉及到DSP正常工作所需的寄存器的设置、软件中控制用全局 变量的设置、测试系统的初始化设置等三大方面,具体流程见图5—3所示。其 中DSP操作模式寄存器主要决定DSP数据存储空间和程序存储空间的配置情 况。清零HWS(硬件堆栈)用于DO循环,设置PLL模块咀使DSP工作在60MHz 内部时钟。配置总线控制寄存器以控制DSP总线时序,已经使地址线三态。配 置系统控制寄存器以使地址线、数据线、控制线上拉使能。初始化时基时需要 调整系统的采样速率,初始化幅基为最大幅基5V/div,即信号通道为最大衰减。
主函数流程中的键值散转模块包含各个按键的处理函数,本文在这里重点 介绍“AUTOSET”键和时基调整键(“S/DIV+”和“S/DIv一”)、幅基调 整键(“v/DIV+”和“、朋)IV一”)的实现流程。
时基和幅基调节键的处理流程如图5—4所示,图中只是描述了“时基”和 “幅基”增加键的处理流程。由于“时基”和“幅基”减小键的处理流程和增 加键类似,在这里就不再赘述了。“AUTOSET”键用于根据信号的幅度和频 率自动地调整示波表的时基和幅基,其实现流程如图5—5所示。

★列黼
配置Dsp操作 模式寄存器

清瓣0 群


l 设置SP(堆栈}目针)



屏蔽所有可屏蔽中断



配置P乙【,寄存器





配置总线控制 。 寄存器(B一 CR一, )


配置系统控制 寄存器(SC鼢

电子科技大学硕士学位论文

l使能coP看门猗I
._
初嫡化c。P模块

配首GPIO端口A为
地址缓Ag ̄Ai5

配置oPlo揣,口B中PB3
印B7给毽盘作为扫描
输入,另外p助 ̄PB艏
通道控制用

配置GPIO端口D中P D0~PD3}旮键盘作为 扫描输出。PD6一PD7
作为串口通信

配置aPIo端口E中FF_2- PE3为地址线A6uA7


I示渡表时基辐j l 基设置 l

I肃渡表触发电平和
I移位电平胡抬设置

示浚表触发枢关设 置.如=触发斜率-
触发延迟量

示渡表菜单控制状 态标志变量设置

LcD背光设置

】其他全局变量设置
I●

I耐黔断A
).
初始化结柬

图5—3初始化流程图

图5—4时基和幅基调节键处理流程
59

电子科技大学硕士学位论文
图5--5 “AUTOSET”键处理流程
Default函数模块的处理流程如图5—6所示。在该流程图中,trig标志变量 起着重要作用。当触发标志变量trig为1,说明此时已经响应了触发中断,触 发提前量已经送出,并且触发中断已经被屏蔽。那么,当FIFO采满时,其中 的数据已经按照触发延迟进行了更新,用这些数据刷新波形可以满足触发条件, 以显示稳定的波形。经过释抑时间延迟后,把trig清为0,并重新开启触发中 断,允许响应触发中断,以捕获新的信号波形。
60

电子科技大学硕士学位论文
图5—6主函数中Default函数模块的流程
5.2.2前台行为 前台行为就是程序的中断处理部分。这里介绍DSP56805的外部中断A和
B,在本系统中又称为触发中断和显示中断。两个外部中断的流程如图5—7所
示。
61

电子科技大学硕士学位论文

中断A瞻务程序 人口

保护现场

.关阉自拔门I

屏蔽两个外餐 中断

送出触发提前 量给FⅡ叫空制


触发标志乜ig=1

着零c∞nt zefresh ,重新启动计数


I恢复现场I ★
使能显示中断

退出触发中断

响应显示中斯
中断B服务程序 八口
_.
1保护现塌I

憷能触发中断嵌套

读取显示帧控制字

送中显不缓存区

中断计数器
emm·t-refresh{}煎
加l

洁零coP计数器
t l扫描键毒l

屏蔽所有外部中断

恢复现场

l使能显示中断1

退出显示中断

图5—7触发中断和显示中断流程
由于DSP56805是个相当复杂的DSP,它的算术逻辑单元ALu中有9个寄 存器,地址产生单元有7个寄存器,程序控制单元中有各类寄存器6个。另外, 在Codewardor的DSP568xx的C编译中,编译器把Ox30到0x3F这16个RAM 字(word)当作寄存器来用,任务切换时总共入栈和出栈的寄存器的数目相当 于各有38个。DSP56805的中断机制在中断响应时只保护当前程序计数器PC

电子科技大学硕士学位论文
和状态寄存器SR,不保护其他任何的寄存器。这就要求用户在中断服务子程序 中用到哪些寄存器就得保护哪些寄存器,以求最快的运算速度。
在触发中断中,程序用触发标志变量tirg标识触发中断响应与否,以提示 主函数知道采集的波形数据是否已经按照触发进行了更新。
在显示中断中,程序用count refresh全局变量作为计数器对显示中断进行 计数,每响应1次显示中断计数就加l。由于显示中断信号是个周期信号,在 本系统中每3 2ms发出1次,所以,本设计中把count refresh作为定时器使用, 主函数中的释抑时问延迟就是通过它来实现的。
另外,在该显示中断服务子程序中通过清零COP(Computer Operating Properly,看门狗1计数器来防止计数器溢出。程序中加入看门狗能够在软件跑 飞以后帮助系统自动复位。DSP56805的看门狗模块和其他单片机、微处理器 的看门狗模块一样,实际上是一个自由运行的计数器。当这个计数器被允许以 后,它会在每次溢出的时候产生一个复值信号,使得DSP复位。DSP程序必须 定时的去清除看门狗模块的计数器值,否则计数器溢出就会使系统复位一

电子科技太学硕士学位论文
第六章系统的调试和测试
系统要运行正常,硬件和软件都必须正常工作,而且二者要正确配合。本 章重点讲述本系统的测试方案、遇到的问题、调试方法,以及最后的解决办法。
严格地说,测试和调试是系统实现中两个不同的过程。测试是为了发现错 误而执行程序和运行系统的过程,它的目的是要暴露系统中隐含的错误或问题。 而调试则是根据测试时发现的错误来查找错误在软件或硬件中的位置和错误的 具体原因,并且加以改正。测试和调试二者是密不可分,交叉进行的。本系统 正是通过不断的测试和调试,让系统逐渐完善起来。
本系统采用的调试和测试仪器如下:
1 Agilent公司的80MHz任意信号发生器 2 Agilent公司的I OOMI-F__z混台信号示波器 3.Fluck公司的20MHz工业用万用示波表
本系统采用的测试和调试硬件平台就是本文设计的数字示波表系统,而软 件平台是专门用于开发DSP56800系列DSP的集成开发环境Codewarrior 4.0。 另外,在测试FIFO采集存储的数据时,利用MATLAB仿真LCD屏来显示信 号的波形。
本系统主要功能体现在测试信号的波形和频率等,由于硬件平台己经搭建, 所以大部分测试都直接在硬件系统上进行。通过信号发生器输入不同的信号来 观察输出结果,然后查找问题所在,硬件系统通过DSP56805的JTAG接口和 PC帆相连,在Codewm'dor环境下进行在系统调试。
系统的核心处理器DSP56805控制着整个系统的运作,必须首先保证它的 软件工作正确。DSP56805的开发工具CodeWarrior有非常强的debug调试能力, 它不仅支持软件仿真,而且还可以在系统debug跟踪调试,极大的方便了软件 的调试工作。在调试本系统软件的过程中,发现了和遇到了很多的问题,最严 重的就是程序跑飞或者跑乱,经过反复的调试和排查,解决了这个问题。下面 以下几个在程序开发中遇到的及其重要的问题,以及它们的解决办法:
1.DSP的程序是嵌入式的,必须把它保存在ROM中,由于DSP56805 片内有31 5KW的程序FLASH,这个空间足以用于放置本系统的 程序。为了程序可以自举运行,必须在程序中设置复位向量,通过

电子科技大学硕士学位论文

CodeWarrior建立的工程中的Linker、emd文件可以实现。Linker,cmd 文件用于用户指定程序或数据的存放位置。本系统使用了 DSP56805的全部三个复位源:系统上电复位、外部复位引脚引起 的复位以及系统看门狗的复位,前两个复位源使用同一个复位向 量。

2,DSP56805可以支持64个中断,分为7个级别,所有中断确定级 别后都有自己的中断向量地址。在软件设计时,中断的管理显得尤 为重要。本系统中除了两个复位中断外,还使用了两个外部中断。 为了避免中断出错,除了在Linkercmd中设定两个外部中断的服 务程序入口之外,还充分考虑了DSP56805的中断机制对多个寄存 器进行了中断现场保护。另外,为了提高系统的软件抗干扰能力, 在没有使用的那些中断的向量表里,也写入了中断服务子程序的入 口,不过,这些中断服务子程序都是一条NOP指令,这样做可以 避免由于干扰让中断判决出错而进入这些中断时程序跑飞。

3.

本系统程序量较大,由于程序的模块化设计,需要较多的堆栈空间,

因此系统的堆栈空问的分配显得相当重要。为了加快入栈和出栈操

作,本系统把足够大的栈空间栈空间分配到DSP56805的片内RAM

中。

4.DSP的初始化部分必须非常完备,包括堆栈指针、操作模式寄存 器、总线控制寄存器、时钟控制寄存器、片内I/O端口寄存器、中 断相关寄存器、系统外围端口、全局标志、系统测试环境参数等等 的初始化。

由于功能的调整或者设计方案修正的原因,本系统已经前后四次改版,花 费了大量的时间在系统的调试上。在系统测试时发现了大量的问题,通过调试 发现了问题的所在,并且基本上都得到了解决。下面列举一些问题如下



DSP对片外SRAM的读写出错。经过对程序检查发现没有问题

后,认为是DSP的总线时序和SRAM的时序不匹配,查对器

件资料发现不是这个原因。查找了很久没有发现原因。最后,

对照PCB图发现DSP的读、写信号和SRAM的连接接反了。

改正后,问题得到解决。



上电后DSP不能自举运行,在Codewarrior的软件工程里

Linker cmd文件中添加了复位向量地址项,问题得到解决。同

电子科技大学硕士学位论文

样的问题也发生在两个外部中断上。程序不能响应中断服务程 序,于是在Linker.cmd文件中加入中断向量地址项,问题得到 解决。



通过DSP56805的三个GPIO端口对串行12bits D/A LTCl446

送数,用来控制触发电平和波形上下移位电平。三路GPIO端

口中,一路接D/A的Din,一路接CLK,一路接/CS/LD,而串

行D/A为两路输出。送数后,输出端电压不对。改正了初始化

程序中对GPIO的配置后,发现一路输出数据正确,另外一路

输出错误。查找原因,发现另外一路输出和地问有接触。切断

和地的接触后,两路D/A输出都正确了。



为了节省GPIO端口资源,以便用于通道控制。最初把键盘连

接在DSP56805的四路片内A仍上,每路A/D连接五个按键,

各按键之间通过电阻分压来加以区别。DSP通过每路A/D的采

样结果来判断识别按键操作。但是,由于每级分压之间的压差

较小,所以比较容易出现误判,故而现在采用GPIO端口作扫

描键盘。同时,对多数外围器件的控制采用扩展端口,通过

FPGA内部译码逻辑实现端口寻址。



由于显示中断信号是个周期大约3 3ms的周期信号,即DSP每

隔3.3ms就会响应一次显示中断。每次显示中断服务程序都会

传送1KW的数据。系统上电后,开启显示中断,发现DSP程

序跑乱,按键没有反应。屏蔽掉显示中断后,程序正常运行,

按键正常响应。推测是显示中断的影响,难道1KW的数据传

送超出了3.3ms,那么程序反复地响应中断,没有时间执行其

他部分程序。编写~个小程序,对片内RAM读一千次,然后

在某个GPIO端El上输出高电平;再对另一单元写~干次,然 后在同一GPIO端口上输出低电平。程序反复执行上述过程,

然后使用示波器测量GP]O端口输出的方波信号。通过测试发

现方波信号周期是6 504ms,大得不可思议。因为DSP56805

在外接8MHz晶振时内核可以达到40MIPS,每条指令周期为

25ns,一千条读和写不可能消耗这么长的时间。推测DSP没有 正常运行。用示波器测量DSP的clko引脚,测得8MHz。难道

DSP内部没有倍频上去?查看DSP56805器件资料,发现对DSP

电子科技大学硕士学位论文

片内PLL单元没有初始化。改写初始化模块,对PLL模块的寄 存器合理赋值,结果clko引脚的信号测得为80MHz,~切0K。



DSP程序中对A/D采样频率和FIFO写入频率按照和FPGA中

定义的协议进行了控制,却发现对频率的控制有时奏效,有时

没有起作用。DSP只是对定义的控制端口赋值,程序很简单应 该没有问题,难道是FPGA中的扩展端口的译码问题?查验

FPGA源程序没有发现问题。最后发现是DSP外部总线时序和

FPGA中扩展端口操作时序配合上出了问题。修改了FPGA中 的设计,辅之以DSP对同一端口连续操作两次,这样基本解决

了问题。



DSP程序不能下载到程序flash中去。查资料发现DSP的高速

运行要求电源电压高于2 8V,如果用户要对flash编程,就需

要2.5V的编程电压,DSP56800通过在片内集成电压调节单元,

只需要用户提供单一+3 3V工作电压,便可以在片内产生出+ 2.5V的编程电压。电路板上电源输入要求+5V,但是只给了+

4 4V,那么经过TPS7133电压转换模块阱后,输出电压用示波

器测得平均值是3 lv,而纹波峰峰值达到380mV,判定可能是

电压问题。把电路板输入调到4.8V以上后,TPS7133输出平均

值是3.3V,纹波峰峰值380mV,此时下载程序成功。

8.

系统上电后,用信号发生器输入信号,LCD屏上显示混乱的波

形,况且波形不刷新。读出FIFO数据,发现全是OxFF,测试

A/D TLC5540发现参考电压不对。TLC5540使用内部参考电压, 高端和低端的压差应该是2 28V,但是测量得到1 05V。经过分

析判断TLC5540损坏。换上一片新的,参考电压正常了,波形

显示也正常了。

DSP软件调试时还遇到其他很多的问题,在充分利用Codewarrior强大的 调试功能后,问题基本得到了解决。

电子科技大学硕士学位论文
图6—1数字示波表系统主板 图6—2系统整体

电子科技太学硕士学位论文
图6—3系统测试环境
图6--4输入锯齿波的测试结果 图6—4中显示的是用信号发生器输出32KHz锯齿波信号时示波表测量的结 果。输入锯齿波的高电平是I.IV,低电平为100mV。在示波表的设定的lOus/div 时基下,屏幕上显示3个多周期的锯齿渡信号,并显示出准确的信号频率值,测 试出的峰峰值也较准确。

电子科拄大学硕士学位论文
图6—5输八方波的测试结果
图6—5显示出测试180KHz方波信号时的结果。信号发生器输出高电平 1.1V,低电平为100mV的180KHz方波信号。由图中可见,在2us/div的时基情 况下,屏幕显示3个多周期的方波。显示的频率测试结果十分准确,峰峰值也较 准确。
图6—6输入正弦波的测试结果 图6—6中显示出对1 80KHz正弦波信号的测试结果。信号发生器输出高电 平1 2V,低电平为100my的180KHz正弦波。由屏幕上可见,在2us/div的时基 情况下,一屏显示3个多周期的正弦波信号。频率测试结果十分准确,峰峰值测 量结果也较准确。
70

电子科技大学硕士学位论文
图6—7测试结果对比1 为了对信号发生器的输出信号和示波表测试结果作个直接的对比,在图6—
7中同时拍下了信号发生器的输出和示波表显示屏的测试结果。图中显示出了信 号发生器输出137.8372KItz的方波信号时的测试对比情况。图中显示出对频率 的准确的测试结果。
图6—8测试结果对比2 图6--8中显示出信号发生器输出365.50KHz的正弦波信号时的测试比对情 况。图中显示出对频率的准确的测试结果。
7l

电子科技大学硕士学位论文
第七章结论
本文采用DSPH巾GA+RAM这种目前在实时信号处理系统中流行的设计 结构,运用嵌入式设计方法,设计并且实现了一个嵌入式测量系统一一便携式 数字示波表,为国产数字示波表的进一步研制和开发作出了有效的尝试。
在系统中选用MOTOROLA公司16位的DSP内核的处理器DSP56805作 为核心,选用XILINX SPARTANII系列FPGA作为协处理器,大大简化了系 统的结构,充分体现了便携式、多功能的设计思路。在本系统研制期间也遇到 了很多问题,通过不断的完善和改进,系统已经具有基本的雏形,基本达到研 制样机的要求。
本系统的输入通道控制、采集和存储、数据处理和显示。等模块都经过了 软硬件的调试,虽然都还有一些不够理想的地方,但是可以说整个系统的实现 方案基本完成。但是,还有不少的工作需要继续。系统已有的性能还需要进一 步改善,同时有些功能还需要添加和测试。
从硬件来说,示波表可以从以下几个方面进一步完善和改进: 1)提高A/D采样速率,提高系统带宽 2)增加存储容量 3)增加测量通道数 4)减少干扰 从软件方面,可以考虑如下几个方面: 1)采用RTOS设计系统,即在DSP56805中嵌入一个实时内核。这样系统
的实时性会得到大大改善,同时系统的工作会更稳定。 2)增加波形的频谱分析功能 3)在多通道系统中增加波形运算功能 4)进一步完善程序

电子科技大学硕士学位论文
参考文献
1.蒋焕文.孙续.电子测量(第二版).中国计量出版社,1988 2.宋启峰电子测量技术。重庆大学出版社,P78-94,P225-229,2000 3.邵贝贝,龚光华,薛涛,等.MotorolaDSP型16位单片机原理与实践.北京航空
航天大学出版社,2003
4.5680x USer’S Manual MOTOROLA INC.,2000
5.李广军.盂宪元.可编程ASIc设计及应用电子科技大学出版社,2000 6.DATA BOOK YdLINX INC.,2000
7.TLC5540 Designer’S Reference Manual,TEXAS INSTRUMENTS INC一1999 8.MTG.F32240HFWNSEB.0l LCD MODULE SPECIFICATl0N。Microlips
Technology Inc,2002
9.Fluke 123 Industrial ScopeMeter User’s Manual Fluke Corparation,1999
10.李广军,王厚军实用接口技术电子科技大学出版社。1998 11.(美)Jean J.Labrosse著袁勤勇,黄绍金,等译.嵌入式系统构件(第2版).机
械工业出版社,2002 12电子科技大学应用数学系实用数值计算方法.高等教育出版社,2001 13.陈立周.电气测量<第2版)机械工业出版社,1999 14.DSP56FS05 Technical Data.MOTOROLAINC.,2000 I 5.DSP56800FaIIatyManual.MOTOROLAINC.,2000 16.TDSl000和TDS2000系列数字存储示波器用户手册.TEKTRONIX INC.,2002

电子科技太学硕士学位论文
致谢
在本论文完成之际,我首先要衷心感谢我的导师林水生老师。从论文选题 到课题进行、完成,几乎每个环节,林教授都倾注了他的心血,正是在他的耐 心指导下,论文才得以顺利进行。林教授敏锐的洞察力和严谨的治学态度给我 留下了深刻的印象给予我深深的教诲,激励着我努力认真的去完成课题。他的 渊博的学识蚪及认真的工作态度更使我受益非浅。
感谢李广军老师对我工作的无私的帮助和指导,使我在面临困难的时候能 够坚强度过。他给予我克服困难的勇气,帮助我确立解决问题的正确态度,帮 助我找到解决问题的方法,我在此表示由衷的谢意。
感谢谢芹芬老师、阎波老师、周英乙老师、周亮老师、甘露老师对我的帮 助和关怀。
感谢同课题组的汪一和荆研同学,感谢他们在生活、学习、工作上对我的 无私帮助和关心。
感谢教研室所有其他老师和同学对我的帮助和关怀! 感谢所有给予我支持和帮助的亲戚和朋友! 再一次深表谢意1
74

电子科技大学硕士学位论文
个人简历、在学期间的研究成果及发表的学术论文
个人简历
本人于1976年5月24日出生。于1994年9月至1998年7月在四川 大学理学院攻读理学学士学位,于2000年9月至今在电子科技大学攻读 工学硕士学位。
在学期间的研究成果
“手持式数字示波表”项目:参加第四届“MOTOROLA杯”嵌入 式处理器大奖赛,获得优秀奖。

基于DSP的手持式数字示波表的设计和实现

作者: 学位授予单位: 被引用次数:

杨新川 电子科技大学 5次

引证文献(5条) 1.郑德银 高速信号采集与显示系统的设计与实现研究[学位论文]硕士 2006 2.周永宏 基于ARM和CPLD的便携式数字存储示波器硬件平台设计[学位论文]硕士 2005 3.唐路 基于SOPC技术的手持数字示波表软件设计与实现[学位论文]硕士 2005 4.廖晓鹏 手持式数字存储示波表系统设计及底层驱动实现[学位论文]硕士 2005 5.郭志勇 基于SOPC技术的手持式数字存储示波表硬件设计[学位论文]硕士 2004

本文链接:http://d.g.wanfangdata.com.cn/Thesis_Y533319.aspx


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 学霸学习网 www.tceic.com
copyright ©right 2010-2021。
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@126.com