tceic.com
学霸学习网 这下你爽了
当前位置:首页 >> 工学 >>

频率计实验报告

实验课题函数波形发生器和频率计设计
一、设计目的 1. 掌握低频数字频率计的设计原理与设计方法 2. 学会安装与调试数字电路的方法与步骤 3. 熟练掌握计数、锁存、译码、显示电路的应用 二、设计任务与要求 1.测量信号范围:方波、正弦波;幅度 0.5-5V;频率:1-9999Hz; 2.误差在 1%; 3.应用最大读数;9999 Hz,用四个数码管显示,误差控制中、小规模集成电路设 计数字频率计; 4.拓展设计出能够产生连续可调的正弦波或三角波或矩形波或锯齿波产生电路。 三、实现方案和电路设计 1. 工作原理: 首先有准确的频率源, 用它产生的频率信号经过分频电路后得到标准时间等于一秒 的闸门信号, 并在闸门信号的后沿由锁存清零控制器产生锁存信号使锁存器锁存数 据、产生清零脉冲使计数器清零,以便下一次重新开始计数。 被测频率信号在闸门开启的一秒钟内可以通过闸门电路进入 BCD 码计数器进行 计数, 当闸门信号的后沿到来时计数器停止计数, 同时在锁存信号的控制下将计数 结果锁存在锁存器中,被锁存的数据经译码驱动电路译码后驱动数码显示电路。

2. 电路设计 ① 时钟产生电路 晶体振荡器和分频器:
1/8

用内含非门电路的集成芯片 4060 外加石英晶体的方法构成晶体振荡器,4060 是 16 脚双列直插式 CMOS 集成电路,内含 6 级反向器、一级施密特反向器和 14 级串行 2 分频电路,其中 Q4~Q10 和 Q12~Q14 共 10 个引脚有输出端。最大分频比 是 1/16384。11 脚是时钟输入端(Clock-in) ,12 脚是复位端(Reset) 。 选用 32.768MHz 晶体,经 4060 芯片的 14 级二分频之后,在第三脚只能得到 2Hz 频率信号, 要想得到宽度为 1 秒的闸门信号, 还需要两极二分频器, 所以在 4060 的 Q14 输出端(第三脚)又串入一只双 4 位二进制计数器 4518。4518 的 R 端为高 电平时各个输出端均复位为 0, 端为底电平时, R 有两种可以让计数器计数的方法: 一是 EN 端保持高电平时 CLK 输入端每输入一个脉冲的上升沿,计数器均可加 1。 二是当 CLK 保持底电平时 EN 端每输入一个脉冲的下降沿,计数器可加 1。所以从 4518 的 Q1 输出端的信号就是再经过四分频的正负半周均为 1 秒的方波信号。 其中 脉宽为 1 秒的正信号就是闸门信号(Gate) 。

② 锁存清零控制器
锁存信号是用来锁存 1 秒闸门时间内计数结果的,所以应在闸门脉冲结束后产 生锁存信号。清零信号是用来对计数器清零的,必须在锁存信号之后到来。这一电 路可用十进制循环计数器 4017 来完成。 4017 是 16 脚双列直插式 CMOS 集成电路,有两个控制端,即复位端 RST(15 脚)和使能端(13 脚) ;一个时钟输入端 CLK(14 脚) ;一个进位输出端 CO(12 脚)和十个循环输出端 Q0~Q9。当 RST 为高时,除 Q0 输出“1”外,所有输出端 均为“0” ,当 RST 和均为低时,它对 CLK 端输入的时钟脉冲上升沿进行循环计数, Q0~Q9 依次循环输出高电平。根据这一特点可以设计出锁存清零控制器电路。 来自 4520 的 Q1 端的闸门信号是正逻辑信号,闸门开启期间为高电平,这时 4017 的 Q1 端为“0” ,计数器可以正常计数。闸门信号结束后计数停止,4017 开 始工作,来自 4060 的 Q13 端的脉冲重复频率比闸门信号低 8 倍,第二个脉冲上升 沿使 4017 的 Q1 变高,将计数器中的数据锁存在锁存器中。第三个脉冲上升沿使 4017 的 Q2 变回低电平, 变成高电平, Q1 锁存器中的数据不变, 但计数器被清零。 第三个脉冲上升沿使 Q0 和 Q1 均变低, 锁存器中的数据仍然不变, 计数器保持 “0” 状态,但由于这时的闸门信号仍然是低电平,所以计数器并不计数。 到第八个脉冲结束时,4017 只循环到 Q7 为高电平,还没有轮到 Q0 第二次变
2/8

高,第二个闸门脉冲就开始了,计数器重新开始计数。 在计数器计数期间,由于锁存信号始终为低电平,锁存器中的数据仍然是前一 次锁存的结果,一直保持到计数结束,锁存脉冲到来,锁存器中的数据才被更新。

来自 4518-Q1

③ 限幅整形电路
频率计的输入信号是各种各样的,既可能有正弦波、矩形波和三角波,也可能 有各种周期的、非周期的脉冲波和奇异波。无论什么波形,要计数准确,起码的条 件是信号的信噪比必须足够大。 输入级阻抗要足够高, 而且当信号幅度很高时输入 级电路不能被烧毁。 因此在信号输入端应有一级高阻输入低噪声前置放大器和限幅 器,并且应有一级整形电路,把各种输入信号变成比较规范的矩形波。

Ui

R 1kΩ

1

2 74LS14

Uo

5V

④ BCD 码计数器
4518 是 BCD 码十进制计数器,当 BCD 码“1001”向“0000”跳变, Q3 由高 变低的时候,故高位计数器要用低位计数器 Q3 的下降沿作为进位脉冲。为了满足 这一要求,个位、十位和百位的进位信号都从本级的 Q3 接到高位的 EN 端,并将 各计数器的 CLK 端接地,用清零脉冲控制复位端(R) 。该电路个位计数器输入信号 和控制信号的接法也应满足这样的逻辑, 这是因为输入信号在整形电路中经过了反 相,为保证计数的准确性,应该用输入信号的下降沿触发计数,故应从 EN 端接入 输入信号,同时将闸门信号用 74LS14 反相后接入最低位十进制计数器的 CLK 端。

3/8

⑤ 锁存器、译码器和显示管
锁存器采用 74LS373、译码器采用 74LS247。

⑥ 元件清单
CD4060BD,CD4518BD,CD4017BT,74LS14D,74LS373,74LS47N,电阻 2MΩ,石英晶 振,电容 0.1μF,七段显示管

⑦ 电路图 实体元件电路原理图:

4/8

Multisim 仿真电路图:

四、仿真结果:

输入频率为 443KHz, 频率计显示 444KHz, 误差为 1/443, 小于 1%, 符合实验设计要求。 五、制作波形发生器 外接元件 R1,R2,R3,R4 与 C2 构成多谐振荡器, 引脚 2 与引脚 6 直接相连。 电路没有 稳态,仅存在两个暂稳态,利用电源通过电阻对电容 C2 充电,以及 C2 通过电阻放电, 使电路产生震荡。通过改变 R1 和 R2 组合调节频率和占空比。

5/8

六、课设体会
6/8

通过本次课程设计, 我的数字电子技术基础的理论知识有了进一步巩固, 对所学的 各芯片的功能和使用方法有了更加清晰的认识。 亲自动手实验也使我更加熟练地运用各 种器材设备来解决一些实际问题。在此过程中,我也进一步熟悉了所用的 Multisim 仿 真软件和实验箱的功能和使用方法。为以后进一步学习相关知识打下了很好的基础。

7/8

实验报告

实验项目函数波形发生器和频率计设计 实验环境 PC 机、Multisim、数字试验箱 学院信息与通信工程学院 班级通信 1104 学号/姓名 2011010443 石福林 实验日期 2013/03/11—2013/03/20 指导教师魏宁萍

8/8


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 学霸学习网 www.tceic.com
copyright ©right 2010-2021。
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@126.com