tceic.com
学霸学习网 这下你爽了
赞助商链接
当前位置:首页 >> 电子/电路 >>

6位十进制计数显示器


河南科技学院新科学院 电子课程设计报告

题目:6 位十进制计数器设计

专业班级:电气工程及其自动化 104 姓 时 名: 赵立强

间:2012 5 30-2012 6 7 张 伟 杜留峰

指导教师:

完成日期:2012 年 6 月 8 日

1

6 位十进制计数器设计任务书
1.设计目的与要求 设计 6 位十进制计数显示器电路,要认真并准确地理解有关要求,独立完成系统设计, 要求所设计的电路具有以下功能: (1)能够实现 0-999999 的计数并显示; (2)具备计数数据的锁存功能; (3)采用数码管显示; (4)具备复位清零功能。 2.设计内容 (1)画出电路原理图,正确使用逻辑关系; (2)确定元器件及元件参数; (3)电路仿真; (4)SCH 文件生成与打印输出; (5)PCB 文件生成与打印输出。 3.编写设计报告 写出设计的全过程,附上有关资料和电路图,有总结体会。 4.答辩 在规定时间内,完成叙述并回答问题。

2

目录
1 引言………………………………………………………………………………………………… …1 2 总体设计方案…………………………………………………………………………………………1 2.1 设计思路……………………………………………………………………………………………1 2.2 总体设计框图………………………………………………………………………………………1 3 设计原理分析…………………………………………………………………………………………2 3.1 计数器工作原理及元件……………………………………………………………………………2 3.2 译码器工作原理及元件……………………………………………………………………………3 3.3 译码显示电路工作原理分析………………………………………………………………………3 3.4 锁存电路工作原理及元件…………………………………………………………………………4 4 调试与仿真……………………………………………………………………………………………5 5 总结与体会……………………………………………………………………………………………5 参考文献…………………………………………………………………………………………………6 附录 1 …………………………………………………………………………………………………7

3

6 位十进制计数器设计
摘要:本文为完成六位十进制计数显示电路设计的完整过程,该电路是一种具备锁存复位清零功能 的显示电路。具有结构简单。 关键词:计数 锁存 复位 7447 74LS160 74LS02 74LS23

1 引言
计数器的计数范围不够广,功能不太完善。在一些要求计数显示的场合需要较宽的 计数范围, 随着大规模集成电路的发展, 数字技术显示技术也在不断的更新替换。 然而, 一些有时也需要一些专用的功能键。六位十进制显示器是一种能直接用数字显示范围且 计数范围为 0-999999 的脉冲计数仪表,通过技术显示器将输入脉冲信号转换为对等的 四位 BCD 码,再进入译码器将其转换为其位二进制数,最后经过驱动电路输入到七段式 数字显示器显示十进制数。

2 总体设计方案
本设计用 74LS160 芯片完成计数译码功能和完成锁存功能,将他们分别作为输入端 接入 4511 七段显示器完成显示功能。通过 7402 与 7423 连成的电路控制下一级的进位 端,用开关 S1,S2 分别控制复位清零和锁存。

2.1 设计思路:
本设计用六块 74LS160 来实现 0-999999 计数功能和完成锁存功能。将他们作为输 入接入 6 块 7447 芯片完成显示功能, 用开关 2 控制 74LS160 芯片来 CET 和 CEP 电路的 锁存功能。

2.2 总体设计框架图:
该电路输入脉冲先进入计数电路然后再进入锁存电路。计数与锁存电路分别接七段 显示器完成电路功能(图 1)。

七段显示器

七段显示器

输入脉冲

计数电路 图.1 总体设计框架图

锁存电路

1

3 设计原理分析 3.1.1 计数器所用元器件 74LS160
本设计计数器所用芯片为 74LS160(图 2) 。该芯片 P0-P3 可以预置数,CP 端为脉冲 接入端并由 O0-O3 完成输出(上升沿有效) 。MR’为异步清除输出端(低电平有效) ,CEP 和 CET 为技术控制端,/PE 为同步并行置入控制端(低电平有效)可以完成置数清零功 能,在本设计中/MR 接开关 1 与一个一端接高电平的开关组成的电路,当清零端 74LS160 输出端产生的 BCD 码当产生 0000 时,通过或非关系产生一个脉冲进入下一个 74LS160 芯片完成计数功能。本芯片功能表为(表 1) 。

图. 2 74LS160 引脚图 表.1

74LS160 功能表

/MR 0 1 1 1 1

/PE X 0 1 1 1

CET X X 1 X 0

CEP X X 1 0 X

异步清零 置数清零 计数 保持 保持

3.1.2 计数电路工作原理
本设计为六位十进制计数显示器, 计数部分用 74LS160 实现, 芯片为高电平有效 JK 触发器组成,产生的脉冲信号首先进入 74LS160 的 CLK 端(每输入一个脉冲信号高电平 有效计数器自加一) 其后为 5 个级联的 74LS160 芯片组成, 前一位到 9 后下一个加一位, 其 Q0,Q1,Q2,Q3 端接入 74LS02 的两个或后接入 74LS23 的一个或非后再与下一级的 74LS160 的 CLK 相连,从而实现进位,CET 和 CEP 都接到开关 2 ,之后接到高电平上, 从而实现锁存。 开关 1 接到 CLK 上, 开关再接到高电平上, 来控制清零功能。 74LS160 当 计数到 1001 使该芯片置数清零并通过或门和或非门产生一个个脉冲到下一个 74LS160 的 CLK 端如此循环完成 0-999999 的计数功能。

2

S

V

1

C

V

C

C

C

S

5 2

1

1 6

9

2

0 7 6 5 4 3

1

74ls160

U

6

4

1

9

2

0 7 6 5 4 3

M CLK 74ls160 U 4

P

CET

CEP

P

P

P

P

1

E

3

2

1

0

R M 2 L CLK P CET CEP P P P P 1

5

1 R

E

3

2

1

0

3 B

5 1 I1B Q

3

4

6

2

1

7

T

Q

Q

Q

C 3 2 1 0

7

C

T

Q

Q

Q

Q

4 L

C 3 2 1 0

4 1

R

L

B

D

C

B

A

3 V

6 A

B

T

1

1 C

1

1

1

1

5 C

1

2

3

4

1 1 1 1 1 1

5

1

2

3

4

5 V

3

g

4

6

f

e

2

d

1

c

7

b

a

C

7

C

C

4

4 5 4 2 1

R

L

B

1

D

1

C

9

B

1

A

3

1

1

1

6

B

T

1

4

5

0

1

2

3

L

L

1 5 3 4 6 2 1 7

1

1 B A

5

4

2

1

L

L

1

1 5

3

4

6

2

1

7

7

C B

A

4 R L B D C B A 1

4 T B 6 1

7

C

4 R

L

B

D

C

B

A

1

1 4

6

B

T 1

g

f

e

d

c

b

a

1

6

3

g e f c a

d

b

6

3

1

1

9

1

1

1

1

g e f

d c

b a

4

5

0

1

2

3

1

1

9

1

1

1

1

4

5

0

1

2

3

6 A

5

3.2.2 译码显示电路工作原理
I1B 1 1 9 1 1 1 1 SMG a DS1 6 4 5 0 1 2 3 B I1B 5 A b SMG a C B c b D e f C 6 2 1 7 d c E d D e g a d F E d f c b G V d F e 4 g p f C D G O T 4 V G d C C d p g p N C D G O T D C d p 3 N D C B A D 1 1 9 2 0 7 6 5 4 3

DS1

5

3

4

e f

g a

c b

7

4

R

L

B

4

6

B

T

1

3.2.1 译码显示电路所用元器件
1 1 9 2 0 7 6 5 4 3 74ls160 U

3.2 译码器显示电路及工作原理

1 M CLK P CET CEP P P P P 2

E

3

2

1

0

74ls160

U

R M

P CLK

CET

CEP

P

P

P

P

2

E

3

2

1

0

R

T

Q

Q

Q

Q

C 3 2 1 0

T

Q

Q

Q

Q

C 3

2

1

0

1

1

1

1

1

5

1

2

3

4

图.4 7447 引脚图

图.3 计数器工作原理图

接 74LS160 的 Q0-Q3 完成接收信号功能并由七段显示器直接显示数字 0---9。
1 1 1 1 1 5 1 2 3 4 d c b a 5 4 2 1 5 3 4 6 2 1 7 L L 1 1 1 1 1 1 5 4 2 1 5 3 4 6 2 1 7 B A 7 C L L 4 R 0 1 2 3 L B D C B A 2 1 1 4 T B 6 1 4 R B A 7 C L B D C B A 2 1 4 T B 6 1 1 6 3 g e f d c b a 6 3 g e f d c b a 1 1 9 1 1 1 1 4 5 0 1 2 3 A 1 1 9 1 1 1 1 6 5 B I1B SMG a DS2 4 5 0 1 2 3 A b SMG 6 C V 5 B I1B a c b D e f 1 d C C C c 1 9 2 0 7 6 5 4 3 E d 1 e g a 1 F 74ls160 U d D 9 2 0 7 6 5 4 3 E d M P CLK CET CEP P P P P 2 G d E 3 2 1 0 g R p f M 4 G D O T P CLK CET CEP P P P P 2 G d E d p R N 3 2 1 0 g p f c b F 74ls160 U e 4 G D O T D d p N T Q Q Q Q D C 3 2 1 0 T Q Q Q Q C 3 2 1 0 1 1 1 1 1 5 1 2 3 4 1 1 1 1 1 5 1 2 3 4 5 3 4 6 2 1 7 5 3 4 6 2 1 7 7 C 4 R L B D C B A 2 4 T B 6 1 4 R 7 C L B D C B A 2 1 4 T B 6 1 1 g e f d c b a g e f d c b a 1 1 9 1 1 1 1 4 5 0 1 2 3 A 1 1 9 1 1 1 1 SMG a DS2 4 5 0 1 2 3 B A b SMG a C B c b D e f C d c E d D e g a d F E d f c b G d F e g p f G D O T G d d p g p N D O T

译码显示电路所用原件为 7447(图 4)七段显示译码器当输入 8421BCD 码时,高电

显示器无显示。该集成显示译码器设有三个辅助控制端 LE(灯测试输入),/BL(灭灯输

平有效,用以驱动共阴极显示器。当输入为 1010-1111 六个状态时,输出权威低电平,

入)/LT(锁存是能输入) ,用以增强器件功能。但因本设计已有锁存器,/LT 接高电平。

在本设计中所有 7447 七段显示译码器/BI,/LE 和/RBI 直接接高电平, ABCD 端分别

3

g

e

f

1

1

9

4

5

DS2

e f

g a

c b

DS2

e f

g a

c b

D d

p

DS1

f

a

e

g

d

c

b

d

p

a

b

c

d

e

f

g

SMG

E

F

A

B

C

D

G

C

1

D

O

T

G

d

p

N

7

1

A

1

a

1

B

2

b

1

C

6

c

1

D

4

d

B

1

3

e

1

9

L

T

5

f

1

R

B

1

7

4

4

图.5 译码显示电路图

3.3 锁存电路的工作原理分析 3.3.1 锁存电路所用原件
锁存电路所用原件为 74LS160 芯片(图 6) 。该芯片有 16 个管脚,CEP 和 CLK 输入 端(高电平有效) 。当 CEP 和 CLK 接高电平时,Q0-Q3 为正常逻辑状态,可以用来驱动负 载或总线。当,CEP 和 CLK 接低电平时 Q0-Q3 呈高阻态,即不驱动总线也不驱动负载, 但内部的逻辑操作不受影响。CEP 和 CLK 为锁存允许端。,
U 3 1 1 P 0 Q 4 0 1 3 4

P

1

Q

5

1

6

1

P

2

Q

6

2

1

P

3

Q

3

1

T

7

1

0

2

CET

CEP

9

P

CLK

1

M

E

7

4

L

S

R

1

6

图.6 74LS160 引脚图

在接入电路时 74LS160 连接完成数据输入,Q0-Q3 与 7447 连接完成数据输出。CEP 和 CLK 端接高电平的开关(图 7) 用以控制芯片的数据锁存和输入输出。 。

0

C

4

5

1

2

g

4

5

0

1

2

3

D

V

C

C

U

3

1

1

P

0

Q

S

2

4

0

1

P

1

Q

5

1

1

P

2

Q

6

2

1

P

3

Q

3

1

T

7

C

E

1

0

C

E

2

C

L

T

P

S

1

9

P

1

M

E

图.7 锁存电路图

4 调试与仿真过程
脉冲信号首先进入 74LS160 的 CLK 端, Q0 和 Q3 端接入 74LS02 后与一个 74LS23 其 后接入 74LS160 的 CLK 端,当 74LS160 计数到 0000 使该芯片进位,并产生一个脉冲, 到下一个 74LS160 的 CLK 端如此循环完成 0-999999 的计数功能。用开关控制锁存完成 锁存功能,其中CLK为数据输入端,Q1-Q3 为数据输出端可以用来驱动 7447 芯片 完成正常译码。开关控制 CET 和 CEP,当 CET 和 CEP 为高电平时,O0---O7 为正常逻辑 状态,可以用来驱动显示器使其完成 0—9 的正常显示,当 OE 为低电平时,即不驱动显 示器,但内部的逻辑操作不受影响。CET 和 CEP 为锁存允许端。见附录 1。

5 总结与体会
此六位十进制计数器的设计简单易懂。 主要有计数电路, 译码显示电路, 锁存电路。 数字计数器是我们平时的实验中经常使用的,本设计主要是为了增加计数器范围。虽然 在学识数电, 这些只是我们都有涉猎, 但是没有应用到实践中去, 只是停留在理论阶段。 通过实习给了我这次实践的机会,是我随学的理论得到了应用,同时也巩固了所学 的理论知识,通过这次实习,我也发现了自己的许多不足,理论学习知识不扎实。通过 一个星期的努力,重于完成了这次设计。因为知识的欠缺以及准备不充分,设计的电路 过于繁杂。这一切都是我认识到理论和实践的差别。许多知识我们不但要单纯的理论分 析,还要付诸实践。只有在实践中才能将已经学会的知识记得更加牢固和运用的更加熟 练。通过这次实践,不单我对课本的理解更加深刻,在芯片查找,软件运用方面的知识 也有很大程度的提升。最后感谢老师和同学们给了我这次学习实践的机会。

5

74ls160

R

K

C

5

1

2

3

4

参考文献
[1] [2] [3] [4] 康光华,电子技术基础数字部分[M]第五版.北京:高等教育出版社。2006. 渠云田,电工电子技术[M]第二版第六分册.北京:高等教育出版社。2008. 何西才,常用集成电路简明速查手册[M],北京:国防工业出版社。2006. 孙家广,杨长青.计算机图形学[M].北京:清华大学出版社。1995.

6

附录 1 仿真图

7


推荐相关:

六位十进制计数器设计.doc

六位十进制计数器设计 - 河南科技学院新科学院 电子课程设计报告 题目:六位十进制计数显示器 专业班级:电气工程及其自动化 113 班姓时名: 吕志斌 间:2013.05....


6位十进制计数器.doc

6位十进制计数器 - 目录 1 引言 ………1 2 总体设计方案 ………...


6位十进制计数显示器.doc

6位十进制计数显示器 - 河南科技学院新科学院 电子课程设计报告 题目:6 位十


6位十进制计数显示器.doc

6位十进制计数显示器 - 河南科技学院新科学院 河南科技学院新科学院 新科 电子课程设计报告 题目: 题目:6 位十进制计数显示器 专业班级:电气工程及其自动化 094 ...


六位十进制计数显示器.doc

六位十进制计数显示器 - 目录 1 引言………1 2.总体设计方案………...


6位十进制计数显示器.doc

6位十进制计数显示器 - 由本人亲自仿真测试可行~~~ 建议大家把设计心得参考文


六位十进制计数显示器.doc

六位十进制计数显示器 - 目录 1 引言………1 2 总体设计方案………...


6位十进制计数器_.doc

6位十进制计数器_ - 目录 1 引言 ………1 2 总体设计方案 ………...


6位十进制技术显示器.doc

6位十进制技术显示器 - 6 位十进制技术显示器 摘要:本文为完成六位十进制计数显示电路设计的完整过程,该电路是一种具备锁存复位清零功能 的显示电路。具有结构...


六位十进制计数器设计(DOC).doc

六位十进制计数器设计(DOC) - 河南科技学院新科学院 电子课程设计报告 题目:六位十进制计数显示器 专业班级:电气工程及其自动化 113 班姓时名: 吕志斌 间:2013...


两位十进制计数显示器(五邑大学).doc

两位十进制计数显示器(五邑大学) - 成绩 五邑大学 模拟电子技术基础课程设计 题目:两位十进制计数显示器 院专学 系业号 信息工程学院 电子信息工程 学生姓名 指导...


...自主设计实验 六位以内的二进制数与两位十进制数的....doc

哈工大 自主设计实验 六位以内的二进制数与两位十进制数的转换_信息与通信_...四个 74LS161 计数器, 来完成十 进制数与二进制数的相互转换以及同步显示。 ...


六十进制计数器设计.doc

六十进制计数器设计 - 成都理工大学工程技术学院 数字电路设计报告 六十进制计数器 设计报告 姓学班系 名: 号: 级:13 电气工程 1 班别:自动化工程系 指导...


电子技术课程设计一位十进制计数显示器.doc

电子技术课程设计一位十进制计数显示器 - 电子技术课程设计 设计题目:一位十进制计数显示器 指导老师: 院系: 专业: 班别: 学号: 姓名: 日期: 2011 年 1 月...


基于51单片机的六位十进制计数器论文 精品推荐_图文.doc

基于51单片机的六位十进制计数器论文 精品推荐 - 常州大学硬件实习报告 序号:


六位数字电子钟 超级详细带计算过程 带设计程序_图文.doc

频率稳定很高的秒脉冲,秒脉冲被送到一个六十进 制计数器计数,将计数结果送至秒个位和十位译码器,译码结果分别由两只七段 半导体数码管以十进制数形式显示来...


多功能六位电子钟设计报告_图文.doc

多动能六位电子钟专 班业级 应用电子 10 级电子...显示的计时装置,主要由振荡 、、器、分频器、计数...当 秒六十进制计数器累计到第 59 秒时,若再来一...


两位十进制显示器.doc

两位十进制显示器 - 五邑大学 数字电路课程设计报告 题目:两位十进制计数显示器 院专学 系业号 信息工程学院 通信工程 学生姓名 指导教师 报告日期 2011 年 5 ...


两位十进制计数显示器 五邑大学.doc

两位十进制计数显示器 五邑大学 - 第 1 页 五邑大学 数字电路课程设计报告 题目:两位十进制计数显示器 院专学 系业号 信息工程学院 电子信息工程 AP1005525 ...


太原理工大学 eda课设 3位十进制计数显示器.doc

太原理工大学 eda课设 3位十进制计数显示器_电子/电路_工程科技_专业资料。

网站首页 | 网站地图
All rights reserved Powered by 学霸学习网 www.tceic.com
copyright ©right 2010-2021。
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@126.com