tceic.com
简单学习网 让学习变简单
当前位置:首页 >> 学科竞赛 >>

竞赛抢答器


课 程 设 计

课程名称 题目名称 专业班级 学生姓名 学 号

数字电子技术课程设计 智力竞赛抢答器设计

指导教师

二○一五年六月十六日
0





1 设计任务书 .........................

.................................................................................................. 2 1.1 设计目的............................................................................................................................... 2 1.2 设计思路 .............................................................................................................................. 2 1.3 设计要求 ............................................................................................................................. 2 2 电路总体设计 ....................................................................................................................... 3 2.1 电路总体框图....................................................................................................................... 3 3 各部分电路设计 ................................................................................................................... 4 3.1 抢答按键单元电路设计 ....................................................................................................... 4 3.1.1 选手按键电路仿真图...................................................................................................................... 4 3.2 触发器单元电路设计 ........................................................................................................... 4 3.2.1 四 D 触发器 74LS175 ..................................................................................................................... 5 3.2.2 触发器电路仿真图 .......................................................................................................................... 6 3.3 锁存单元电路....................................................................................................................... 7 3.3.1 锁存单元电路仿真图...................................................................................................................... 7 3.4 倒计时单元电路 ................................................................................................................... 7 3.4.1 555 多谐振荡器 ................................................................................................................................ 7 3.4.2 74LS192 计时器 ............................................................................................................................... 9 3.5 显示单元电路 ................................................................................................................... 11 4 结论 ..................................................................................................................................... 13 参考文献 .................................................................................................................................. 14 附录 A 整体逻辑电路图 ...................................................................................................... 15 附录 B 系统元器件清单 ...................................................................................................... 16

1 设计任务书
1.1 设计目的
①熟悉集成电路的引脚安排。 ②掌握各芯片的逻辑功能及使用方法。 ③了解面包板结构及其接线方法。 ④了解数字抢答器的组成及工作原理。 ⑤熟悉数字抢答器的设计与制作。

1.2 设计思路
①设计抢答器电路。 ②设计可预置时间的定时电路。 ③设计报警电路。 ④设计时序控制电路

1.3 设计要求
①四位选手同时参加竞赛,选手的编号为 A~D,同时每个选手有一个抢答器,抢 答器按键分别对应四位选手的编号。 ②主持人有一个控制开关 J1,开关可以控制抢答的开始和清零。 ③抢答器具有锁存、倒计时与显示功能。当主持人按下复位开关 J1 后,抢答器的 显示清零,同时抢答器解锁。若选手率先按下抢答按键,抢答器显示出抢答者的编号。 此后抢答器进入锁存状态,其他选手再按抢答按键不起作用,直到主持人再次按下复位 键 J1 后才抢答才有效。 ④主持人按下控制开关 J1 后,开始倒计时(倒计时时间由主持人设置,设计最多 9s)提示选手可以开始抢答。 ⑤若倒计时为 0 时,选手无法继续抢答,直到主持人再次按下复位键 J1 后才能继 续抢答。

⑥当选手在规定时间内按下抢答按钮,倒计时停止计时。直到主持人按下 J1 复位。

2 电路总体设计
2.1 电路总体框图
抢答电路数 码显示

抢答开关

触发器 锁存电路

主持人开关

倒计时

倒计时显示 电路

图 2-1 智力竞赛抢答器框图

本电路由主体电路和扩展电路组成,分别由集成编码器、计数器、触发器、定时器 和必要的门电路等组成, 其中主体电路的作用是完成主持人的控制系统清零与抢答开始 功能以及完成参赛者的抢答并显示其编号的功能,扩展电路即控制电路,主要包括秒脉 冲发生电路和定时电路。该抢答器实现了以上清零、抢答、数据锁存、自动计时等功能, 可以保证 4 个参赛者或参赛队公平的抢答 。 要求是: 1. 抢答器同时供 4 名选手或 4 个代表队比赛,分别用 4 个按钮 A、B、C、D 表示。 2. 设置一个系统清除和抢答控制开关 J1,该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在 LED 数 码管上显示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清 除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如 9 秒)。当主持 人启动"开始"键后,定时器进行减计时。 5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示 选手的编号和抢答的时间,并保持到主持人将系统清除为止 6. 如果定时时间已到,无人抢答,本次抢答无效,系统禁止抢答,定时显示器上显 示 0。

3

各部分电路设计

抢答器由抢答按键电路,触发器电路,锁存单元电路、倒计时单元电路和显示单元 电路五个部分组成。

3.1 抢答按键单元电路设计
当选手按下抢答按钮时,对触发器电路输入高电平;当选手未按下抢答按钮时,对 触发器电路输入低电平。

3.1.1 选手按键电路仿真图

图 3-1 抢答单元电路

3.2 触发器单元电路设计
本次设计电路为四人智力竞答抢答器,故采用四 D 触发器 74LS175N。74LS175 具 有公共置 0 端~CLR 和公共 CP 端~CLK,上升沿触发。 当 CLK 引脚输入上升沿时, 1D-4D 被锁存到输出端(1Q-4Q) 。在 CLK 其他状态时,输出与输入无关。电路通电后,按下 复位按键 J1,Q1、Q2、Q3、Q4 输出低电平。电路进入筹办状态。这时候,假设有按键 A 被按下,D1 的输入将由低电平变成成高电平,使 Q1 输输出为高电平经过驱动数码管 使数码管预示 1(选手 A 的编号) ,同时使 Q1 非的输出为低电平经过与门 U2 输出低电 平,此低电平与时钟脉冲经过与非门 U8 形成一个上涨沿作为 74LS175 N 的 CLK 的输

入。因为 74LS175N 是下降沿触发的,故按下除复位之外的不论什么的按键都将不会发 生电路状态的变化,即输入被锁定。达到了既定的功能方针。

3.2.1 四 D 触发器 74LS175

图 3-2 74LS175N 引脚排列图 输入 输出 2D × 2D × × 3D × 3D × × 4D × 4D × × 1Q 0 1D 2Q 0 2D 保持 保持 3Q 0 3D 4Q 0 4D

RD
0 1 1 1

CP × ↑ 1 0

1D × 1D × ×

表 3-1 74LS175 功能表

图 3-3 74LS175 逻辑图

3.2.2 触发器电路仿真图

图 3-4 触发器电路仿真图

J1 为主持人控制开关。 抢答开始时, 由主持人清除信号, 按下复位开关 J1, 74LS175 的输出 Q1~Q4 全为 0,数码显示器显示为 0.当主持人宣布“抢答开始” ,断开 J1 后,首 先做出判断的参赛者立即按下开关,对应的数码显示器显示其所在的组号(例第 1 组参

赛者率先按下开关,则数码显示器显示 1) 。

3.3 锁存单元电路
当主持人宣布“抢答开始”后,当有一名参赛者做出判断按下开关或倒计时时间归 零时,要求四 D 触发器锁存信号且不再接收信号,故需要设计锁存单元电路。由元件 74LS175 的真值表可知,当 CP 接收高电平时,四 D 触发器锁存信号且不再接收外部信 号。 当 Q1~Q4 任一路信号输出高电平时, 与门 U7 输出低电平, 与非门 U8 输出高电平。

3.3.1 锁存单元电路仿真图

图 3-5 锁存单元电路仿真图

3.4 倒计时单元电路
主持人可以根据题目的难易设定倒计时抢答的时间(1~9s),当设定好时间后,主 持人按下复位键 J1 开始抢答后,计时器开始进入倒计时。选手在规定时间内抢答有效, 规定时间到了后,计时器显示 0 后抢答器进入锁存状态,选择再抢答无效。

3.4.1 555 多谐振荡器
倒计时电路主要由 555 多谐振荡器、 74LS192 计时器和 7 段数码管组成. 555 定时器 时一种中规模集成电路,只要在外部配上适当阻容元件,就可以方便地构成脉冲产生和

整形电路。 为了准确地计时,设计中不能缺少秒脉冲产生电路,即能产生周期为一秒的脉冲的电 路。 如图 3-9 所示为用 555 设计的秒脉冲产生电路。因为周期为一秒,所以频率是 1 赫兹。 图中电容的充放电时间分别是: t1=R2×C1×ln2≈0.7R2×C.t2=(R1+R2)×C×ln2≈0.7(R1+R2)C. 所以 555 的 3 端输 出的频率为: f=1/(t1+t2)≈1.43/[(2R1+R2)C] 。 我们采用的电阻和电容值分别是: R1=15KΩ ,R2=64KΩ ,C1=10uf,满足上式,即得到的是秒脉冲

图 3-6 清零端 0 1 1 1 1 高触发端 TH × 0 1 0 1 低触发端 TR × 1 0 0 1

555 定时器 Q 0 × 1 1 0 放电管 T 导通 保持上一状态 截止 截止 导通 功能 直接清零 保持上一状态 置1 置1 清零

表 3-2 555 功能表

图 3-7

555 振荡电路

3.4.2 74LS192 计时器
74LS192 是同步可拟计时器,具有双时钟输入,并具有清除和置数功能。当 down 端接 555 多谐振荡器产生的秒脉冲信号, up 端输入高电平, CLR 端输入低电平, ~Load 端输入高电平时进行减计数;当 up 端输入低电平时 74LS192 停止计数。同时可通过设 置 A、B、C、D 端的输入电平来确定开始减计数的数字。若需要 5s 倒计时,可以调节 A、B、C、D 的开关接 J3 使输入的电平为十六进制的“0101” ,即是十进制的 5,实现 5 秒倒数。

图 3-8

74LS192 引脚图

输入

输出

MR
1 0 0 0

PL
× 0 1 1

CP U
× × ↑ 1

CPD
× × 1 ↑

P3
× D × ×

P2
× C × ×

P1
× B × ×

P0
× A × ×

Q3
0 D

Q2
0 C

Q1
0 B 加计数 减计数

Q0
0 A

表 3-3 74LS192 功能表

显示数码管将 74LS192 输出的信号转化为数字。 工作过程为:当主持人按下复位键 J1,给 74LS192 的~load 端输入一个低电平,预 置数通过 A、B、C、D 输入到 74LS192。当主持人松开按键,给 74LS192 的~load 持 续输入高电平,从而开始倒计时。从 555 多谐振荡器产生脉冲信号,每来一个脉冲进行 减计数一次,当减到不为 0 前,0A、0B、0C、0D 端输出不全 0,则经过或非门 U5 输 出 0,输出的 0 分为 2 路,一路到非门 U9,一路到或门 U4。当或门 U4 的两边输入的 是 1,输出也是 1,输入到 74LS192 DOWN 端为高电平,计数继续。在规定的时间内当 有选手抢答时,给 up 端一个低电平 74LS192 停止计数。若规定时间内没人抢答,当计 数到 0 时,0A、OB、OC、OD 输出全为零,则或门 U5 也输出 0,同理此后输入到 up 的电平为低电平,计时器停止计数。

图 3-9

倒计时单元电路

3.5 显示单元电路
经实验可知,从左往右当数码管的第四脚输入高电平时显示 1,第三脚输入高电平 时显示 2,第三、四脚同时输入高电平时显示 3,第二脚输入高电平时显示 4。根据这个 原理,在第三和第四脚接两个或门时,将 Q1 接在第四脚,Q2 接在第三脚,Q4 接在第二 脚,Q3 分两路分别接在第三和第四脚。当 Q1 输出高电平时,其他脚输出低电平,显示 1,;当 Q2 输出高电平时,其他脚输出低电平,这样经过或门输入第三脚的还是高电平, 显示 2;当 Q3 输出高电平时,分为两路输入到第三四脚,其他脚输出低电平,这样经 过两个或门输入到三四脚的还是高电平,显示 3;当 Q4 输出高电平时,其他脚输出低 电平,这样经过或门输入第二脚的还是高电平,显示 4。

图 3.5.1 LED 数码管引脚定义

图 3.5.2 10 引脚的 LED 数码管 图 3-10 数码管仿真电路

图 3-11 倒计时数码管显示

图 3-12 抢答数码显示

4

结论

在本次课程设计中,我们对四人抢答器做了分析,将抢答器分为以下几个模块:抢 答按键电路,触发器电路,锁存单元电路、CP 时钟脉冲源单元电路和显示单元电路五个 部分。其电路预期结果是:当电源开关闭合,并且主持人摁下抢答按钮时,数码管显示 器开始倒计时,当其中的一名选手摁下抢答按钮时,与之相对应的数码管显示其对应的 组码,并且经锁存器封锁其余三人的抢答信号,这样才是正常的工作。总的来说这次课 程设计还算是成功的,我们从中学习到了不少的东西。但是,还必须正视自己的缺点, 今后多锻炼动手操作能力。 经过本次实习,我学会了使用 Multisim10 进行仿真操作,熟练制得抢答器,按要 求完成了老师布置的实习任务。经过电路调试,一开始仿真虽然不能正常工作,但通过 不断的论证和修改,最终得到了成功的四人抢答器电路。从中我们受益颇多。在此次设 计过程中由于我们频繁的使用一电子设计软件比如: Multisim10 等, 因此使我熟悉了软 件的使用,同时在电脑的电子设计和绘图操作上有了进一步提高。加上在设计过程中遇 到了一些问题,使得我们必须查找相关资料,从而增长知识的同时增强解决问题和动手 的能力,锻炼我做事细心、用心、耐心的能力。这一课程设计,使我向更高的精神和知 识层次迈向一大步。所以在以后的学习生活中,我会努力学习,培养自己独立思考的能 力,积极参加多种设计活动,培养自己的综合能力,从而使得自己成为一个有综合能力 的人才而更加适应社会。 这次课程设计要特别感谢各位老师的辅导和在设计中给出的宝贵意见, 在此我表示 深深的感谢!

参考文献
[1]余孟尝.数字电子技术基础简明教程[M].北京:教育出版社,206,1-444; [2]王艳春,孙长伟,罗少轩,丁方莉.电子技术实验与 Multisim 仿真[M].合肥:肥工业大学出 版社,2014,79-80; [3]李建兵,周长林.EDA 技术基础教程[M].北京:国防工业出版社,2014,48-106.

附录 A 整体逻辑电路图

附录 B
名称
74LS175 555 数码管 电阻 电阻 电阻 电阻 或门 与门 非门 与非门 电容 电容 电源 GROUND 双脚开关

系统元器件清单
备注
四 D 触发器 555 定时器 七段数码管 20K 100 欧 1K 10K OR2 AND2、AND5 NOT NAND2 10nF 1uF VCC 接地 K1,K2,K3,K4

数量
1 1 2 1 4 1 1 3 2 1 3 1 1 3 4 5


推荐相关:

八路智力竞赛抢答器课程设计绝度详细

八路智力竞赛抢答器课程设计绝度详细_工学_高等教育_教育专区。八路智力竞赛抢答器课程设计绝度详细 电子技术课程设计八 路智力抢答器 院系: 电气工程与自动化 ...


竞赛抢答器

《微机原理与接口技术》 课程设计设计题目: 竞赛抢答器 院系: 专业: 班级: 学号: 姓名: 信工院 计算机科学与技术 09(2)班 2009082214 彭军祥 指导老师: 裘...


四人智力竞赛抢答器的设计

2 四人智力竞赛抢答器的设计原理 电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组 成。当有选手抢答时,首先锁存,阻止其他选手...


数字式竞赛抢答器

电子技术课程设计 设计题目:数字式竞赛抢答器 专业班级:交通设备信息工程 指导老师:刘子建 设计者:张雷 学号:1102040323 时间:2007 年上学期 电子技术课程设计:数字...


智力竞赛抢答器的设计

电子信息工程课程设计报告智力竞赛抢答器的设计 姓名:徐洁 专业:电气工程学院电子 班级:电子 102 学号:3100202238 同组人:胡冰、徐顶、刘亮 指导教师:高文根 起始...


数字式竞赛抢答器VHDL

功能介绍此设计用于竞赛的四人抢答,有如下的功能: (1) 具有多路抢答功能,台数设计为四; (2) 具有抢答器开始后 30 秒倒计时,30 秒后无人抢答显示超时,并...


EDA课设 竞赛抢答器

课程设计 课程名称: EDA 技术与 FPGA 应用设计 课设题目: 竞赛抢答器 实验地点: 电机馆跨越机房 专业班级: 电信 1201 班 学 号: 2012001422 学生姓名: 指导...


8路智力竞赛抢答器方案(完整方案)

8路智力竞赛抢答器方案(完整方案)_电子/电路_工程科技_专业资料。本设计主要介绍用数电知识设计八路抢答器。优先编码电路、锁存器、译码电路将参赛队的输入信号在显...


数字智力竞赛抢答器

数字智力竞赛抢答器_电子/电路_工程科技_专业资料。物理与机电工程学院课程设计报告 数字智力竞赛抢答器一、设计任务与要求 1、比赛中为了准确、公正、直观地判断出第...


四人竞赛抢答器实验报告

数电实验报告 姓名:侯婉思 专业:通信工程 班级:1111 学号:11387121 指导老师:田丽娜 四人竞赛抢答器实验报告一.前言 现今, 形式多样、 功能完备的抢答器已广泛...

网站首页 | 网站地图
All rights reserved Powered by 简单学习网 www.tceic.com
copyright ©right 2010-2021。
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@126.com